5 月 25 日中午何庭波在 ISCAS 上海主旨演讲发布 τ scaling 白皮书之后，A 股半导体当日就是一场情绪重定价。
寒武纪盘中冲到 1435 元/股，市值站上 9000 亿，登顶 A 股股王。中芯国际收涨 +19%，市值 1.25 万亿。华虹、东芯、甬矽、盛美 20cm 涨停。半导体设备 ETF +7%。科创芯片 ETF +9.44%。
市场叙事是清晰的——“中国找到了绕过 EUV 的新路径。”
但白皮书的第一段就把这个叙事拆穿了：
对华为半导体而言，这一转型还伴随额外的约束：获取最先进光刻设备的渠道受限。认为下一个节点就能解决问题已不再可行。
τ 不是摩尔定律的继承者。
是约束下的次优解。
白皮书第一段就承认了：约束没消失，只是被重新命名为路线图。
技术内核拆开看更清楚。
τ 缩放的核心主张是把”做小晶体管”换成”压缩信号传播时间”——把单一特征时间常数 τ 作为优化目标，几何缩放只是减少 τ 的多种手段之一。
兑现路径四件事：逻辑折叠（LogicFolding，把电路分布到 2 个垂直堆叠的有源层，通过超细间距混合键合连接，缩短关键路径）、统一总线（Unified Bus，替代 PCIe / NVLink / Ethernet 多层协议堆叠，原生暴露存储语义）、高密度光互联引擎（Hi-ONE，近封装光，每模块 8 Tb/s，SerDes 传输距离从 100 厘米压到 5 厘米）、3D 折叠（把存储、互联、供电从封装边缘搬到表面，解决 N²-vs-N 的扇出困境）。
麒麟 2026 上的实测：晶体管密度 155 → 238 MTr/mm²（+53.5%）、SoC 性能核能效 +41%、最高时钟频率 +13%。
这是真东西。
但不是摩尔定律的颠覆。
238 MTr/mm² 大致对应 TSMC N5 / N4 区间——台积电 N3 量产密度约 290 MTr/mm²，N2 节点 2025-2026 已经爬坡。华为给 2031 年的密度目标是 400+ MTr/mm²，恰好接近台积电 A14（2028 年量产计划）的密度水平。
2031 年华为对标 2028 年的台积电。这是文中没说出口的另一个数字。
第二个市场没看清的是时间错配。
寒武纪 9000 亿市值定价的是 2031 年的路线图，中芯 +19% 定价的是 2035 年的 +100× 硬件集成度承诺。
5 年期路线图、10 年期承诺。当日 EPS 折现。
但这不是最核心的认知裂缝。
最核心的裂缝是——市场买错了标的。
市场的逻辑链是这样的：华为找到绕过 EUV 的路径 → 中国不再被先进制程卡脖子 → 买中芯（晶圆代工受益）、买寒武纪（算力国产化受益）、买上游设备（国产替代提速）。
但白皮书的三个技术核心章节（LogicFolding、AI 数据中心 τ 缩放、逻辑与存储再融合）讲的不是晶圆代工，也不是单点算力芯片——
是先进封装 + 光互联 + 系统级互联。
逻辑折叠的物理实现是：超细间距混合键合（hybrid bonding，间距 <2 μm，麒麟 2026 上为 1.5 μm）、TSV（关键尺寸 <1.5 μm、间距 <6 μm）、跨晶圆对准（<0.5 μm）。这是先进封装设备与工艺，不是 EUV 替代品。
近封装光引擎（Hi-ONE）的物理实现是：硅光、CPO、近封装光学。每模块 8 Tb/s、SerDes 传输距离从 100 厘米压到 5 厘米。
统一总线（Unified Bus）的物理实现是：协议层简化 + 硬件管理缓存一致性 + 跨芯片 / 跨机架的对等互联。
这是封装公司的活，是光模块的活，是 CPO 的活—不是晶圆代工的活。
真正符合 τ 路径技术内核的受益者，按权重粗略排序：
先进封装与 3D 集成（长电科技、通富微电、华天科技、甬矽电子、晶方科技）；CPO / 光互联（中际旭创、新易盛、天孚通信、光迅科技、华工科技）；混合键合 / TSV 工艺设备（赛微电子，海外仍以 EVG / SUSS / TEL / Lam Research 为主）；3D 集成 EDA（华大九天、概伦电子）；HBM 与近存计算（兆易创新、长鑫存储 ）。
中芯国际不在最前列——白皮书明确写”这些增益是在固定工艺节点上实现的，不是通过新的光刻步骤”。τ 缩放的核心收益不靠新工艺节点，也不靠中芯的产能扩张。
寒武纪也不在最前列——一颗 ASIC 芯片本身不直接受益于 τ 方法论。直接受益的是它的整体系统级封装、互联架构与近存设计——而这部分的话语权目前不在 ASIC 设计公司手里。
市场买的是叙事关键词。不是产业链节点。
第二个 reframe 比第一个更重要——这篇白皮书的真实主张不是”技术突破”，是”产业话语权重新分配”。
文章第 5 节明确写：
AI 硬件时代的持久成功将属于那些能够在技术上融合逻辑和存储，并建立经济伙伴关系使两个产业都能在长期内分享融合收益的参与者。
翻译过来——逻辑公司和存储公司的产业边界正在融化。HBM、混合键合 SRAM、3D 堆叠 DRAM 都是这个趋势的早期信号。下一阶段，存储话语权会迁移到能定义系统级 τ 的公司。
华为在做的事情是：
把产业的核心矩阵从”谁拥有最先进制程”换成”谁能定义系统级时间常数”。
这是一份产业宣言。
比技术白皮书的分量重得多。
但这套主张也可能是对的，问题是定价时点早了——这一节是给 bear 留的不舒服位置。
物理上 τ 路径是 AI 时代算力扩展的必经之路。TSMC 自己在 CoWoS / SoIC / FoCoS 上已经走了很多年。HBM3E 早用 3D 堆叠。CPO 是 2025-2027 全行业共识。这条物理路径不是华为发明的，是整个行业被物理约束逼到的同一个解。
τ 缩放是漂亮的方法论包装。
不是物理上的新发现。
而且——卡脖子环节并没有消失。
τ 路径需要的高端设备：混合键合机（EVG / SUSS）、TSV 蚀刻（Lam Research / TEL）、跨晶圆对准（Onto Innovation / Camtek）、近封装光学集成设备——绝大部分仍然海外主导。从”EUV 卡脖子”切换到”先进封装设备卡脖子”。
换了一个名字。
真正国产化率高的环节，技术成熟度还在等。技术最成熟的环节，国产化率还在等。
几个值得盯住的失效信号。
最应该该盯住的是麒麟 2027 的实测。白皮书路线图给 2027 年 3.39 GHz、密度向 300+ MTr/mm² 推进。如果 2027 年实际频率显著低于 3.39 GHz、或良率显著低于传统平面工艺，τ 路径就只是一篇方法论好文，不是产业拐点。这条概率不算低——LogicFolding 涉及跨晶圆 V_th、驱动电流和互连 RC 的显著变化，时钟分布和保持时间余量是最大的量产风险，工程问题没有想象中容易。
第二个是 2026 H2 麒麟手机芯片首发后的实际功耗和发热数据。逻辑折叠的热管理是公开难点，白皮书的”未竟挑战”部分自己承认。如果实测发热显著高于上代，市场会立刻怀疑路线图的兑现节奏。
第三个是混合键合产能与良率。白皮书写”良率通过智能冗余实现 ~100%”——这是终态目标，不是当前水平。如果 2027-2028 年实际混合键合良率没有达到智能冗余成熟水平，麒麟 2028 / 2029 的密度推进会卡住。
最后一个比较远，但更结构性——经济模型。白皮书全文没有给 LogicFolding 单位成本 vs 7nm 单层 die 的对比。如果两层 LogicFolding 总成本高于一代制程几何缩放、且收益只有 50% 密度提升，长期 ROI 不收敛，量产规模上不去。
最容易被忽视的还有一条标签错误。
这不是中国版摩尔定律。是中国版邓纳德定律。
白皮书自己说得很清楚——τ 是邓纳德缩放以来第一个为整个计算堆栈提供统一优化目标的缩放原理。摩尔定律本身在文章里被定性为”减少 τ 的多种技术之一，而非唯一的技术”。
两个定律的产业含义完全不一样。摩尔定律意味着”投资晶圆代工”。邓纳德定律意味着”投资系统级协同优化”。
市场买的是前者。
文章写的是后者。
市场买的是绕过 EUV 的国产替代。白皮书写的是把利润池从制程转移到封装与互联。中间差着一整条产业链。
