在正常使用器件时，由于半导体/栅氧界面或其附近产生的点缺陷以及点缺陷的充放电，SiC MOSFET 的阈值电压VTH可能略有漂移（一般变得更大），因此只要施加的栅压VGS,ON不变，就会导致器件导通电阻RON变大，这又会导致损耗增加，以及散热需求增大，从而可能缩短器件使用寿命。
这种现象在Si器件中很常见，称为偏置温度不稳定性 (BTI, Bias Temperature Instability)，但是SiC/SiO2界面的特性相比Si/SiO2界面稍有不同：SiC/SiO2界面存在位于更大能量范围内的点缺陷类型，必须通过其它的氧化后处理（例如用NO代替N2+H2混合气体退火）进行钝化，此外由于SiC带隙较宽，在半导体与SiO2栅氧之间更容易进行载流子交换，这些差异导致SiC器件在电气特性和动态漂移特性方面相比Si器件稍有改变。
采用NO代替N2+H2混合气体退火 (nitric oxide instead of forming gas anneals)：
N2+H2混合气体退火：用于钝化Si/SiO2界面的Si悬挂键。Forming Gas的主要活性组分是H2，N2作为稀释剂和载气。在高温（400-500°C）和催化剂（如金属表面）作用下，氢分子分解为活性氢原子。氢原子尺寸极小，扩散系数极高，能快速穿透SiO2层，化学活性强，易与悬挂键反应。
NO对SiC的退火机理：NO在高温（1100-1300°C）下分解，产生活性氮原子，氮能有效钝化碳相关缺陷，这是氢无法做到的。
DC BTI 简介
DC BTI效应在Si和SiC功率器件中都存在，高温下给Si或SiC MOSFET栅极施加恒定直流偏压，可以观察到VTH和RON的变化，它们变化的幅度和方向取决于应力条件（偏压、时间、温度）。
施加正栅极偏压应力 (PBTI) 时，VTH通常向更高电压偏移；
施加负栅极偏压应力 (NBTI)，VTH则向更低电压偏移；
这种效应是由SiC/SiO2或Si/SiO2界面处或附近的载流子捕获引起的，可以通过优化器件工艺控制在最低水平。
测量SiC功率器件的DC BTI
由DC BTI引起的VTH变化 (即ΔVTH) 由两个分量组成：
一个是快速、可恢复的分量。快速分量能在短时间内恢复；
另一个是准永久（恢复很慢）的分量。准永久分量决定器件的长期漂移量。
为了获得可比较的漂移数据，业界制定了用于确定BTI 漂移的工业标准，例如JESD22及其扩展标准AEC-Q101，这些标准都是以Si技术为基础建立的，必须针对SiC技术进行完善。
测量DC BTI的传统方法是以测量-应力-测量(MSM) 为顺序，先反复地给栅极施加偏压和温度应力，然后读数，如图15的左图所示，借助这种方法及合适的设备，以上所述的两个漂移分量都能被测量出来，但是获得的VTH漂移在很大程度上取决于读数时间，即应力阶段与读数阶段之间的时间间隔。从图15右图可以看出VTH漂移在应力结束后以指数级速度恢复，于是即使读数时间有很小的差异（比如1ms和100ms），提取的VTH漂移量也有很大不同，因此这种简单的方法存在的缺点是重现性差，且难以区分VTH漂移中的完全可恢复的快速分量（滞后效应）与更加依赖于应用的准永久分量。
因此英飞凌改进了BTI测量序列，其中需要用到预处理脉冲，如图16。以预处理过的PBTI为例，读数阶段包含累积脉冲、在固定电流电平下的一次读数、反向脉冲和二次读数，在所有序列都完成之后，即在二次读数时，留下的主要是准永久的BTI分量，它几乎无法恢复或者恢复很慢。这意味着，预处理使得测量结果更容易重现，更不易受到读数延迟和器件状况的影响，并允许正确地区分滞后效应与漂移效应。
图16解读：
Vpre+：预处理正电压，模拟器件“导通”状态的栅极电压，作用是将栅氧界面陷阱填充到导通时的状态（俘获电子至陷阱中）；
Vpre-：预处理负电压，模拟器件“关断”状态的栅极电压，作用是将栅氧界面陷阱排空到关断时的状态（将已俘获的电子释放），与Vpre+配合，完成一个完整的开关周期；
Vstress：应力电压，BTI测试中对栅极施加的直流偏压（例如+20V或-20V）；
ref：Reference，参考点。器件在应力测试前的初始状态，此时测量得到初始VTH0；
应力：预处理后进入核心测试阶段；
读出：提取VTH漂移数据。在Vpre-后读取了VTH1（包含了深陷阱和浅陷阱）在Vpre+后读取了VTH2，VTH2是准永久分量（浅陷阱已被Vpre-清空），
这里图16的时序似乎与原文描述不一致，图16的顺序是：Vpre-、一次读数、Vpre+、二次读数。但是原文描述的读数阶段包含累积脉冲 (Vpre+)、在固定电流电平下的一次读数、反向脉冲 (Vpre-) 和二次读数。
SiC和Si功率MOSFET的DC BTI比较
以前很多文献会说SiC MOSFET的漂移量显著高于Si，然而英飞凌的SiC功率MOSFET的NBTI漂移量（负BTI）很小，可与先进的Si超结MOSFET器件相媲美，这是英飞凌通过优化器件工艺实现的。由于NBTI漂移水平较低，以下内容将重点讨论PBTI。
正偏压温度不稳定性（PBTI）
如图17，英飞凌研究了200°C和25V应力下的PBTI漂移，我们发现SiC和Si功率MOSFET的PBTI随时间、温度发生的变化、电压加速都是一致的。
尽管通过优化器件工艺已显著降低了SiC器件的漂移程度，但在测试中仍可观察到：SiC器件VTH漂移的绝对数值是Si器件的约8倍（材料能带结构所导致的自然结果），对于Si功率MOSFET，PBTI通常不是问题。
图18是SiC/SiO2和Si/SiO2界面的能带图，还包含了SiO2中一个已知的本征栅氧陷阱能级，该陷阱能级靠近SiC导带底，SiC导带底比Si更高，所以电子更容易被该陷阱能级捕获，这是SiC器件PBTI参数漂移更大的主要原因。
SiC/SiO2的导带偏移 (2.2eV) 小于Si/SiO2的导带偏移 (3.1eV)，从而SiC导带电子"更容易"进入SiO2的陷阱区域，即电子克服更小的能量势垒进入陷阱的概率会呈现指数增加。
DC BTI 漂移的建模
虽然DC BTI已经得到广泛的研究（尤其是Si技术DC BTI），但目前还没有被普遍认可的物理漂移模型。然而利用经验幂律或捕获/释放时间图（CET图）等经验模型，也可能进行寿命终期漂移预测。为Si技术开发和验证的预测模型（简化幂律和简化热激发模型），也能非常方便地用于英飞凌的SiC MOSFET，因此SiC MOSFET的DC BTI漂移能像Si技术一样进行预测。
竞争格局
下面我们对市场上主流SiC MOS厂商的BTI漂移表现作简要概述，相关器件详细信息见表1。
器件在175°C下分别施加20V或-20V应力，累计应力时间为1000h，VTH和RON的读数均在室温、标称条件下完成。
图19 给出了+20V应力下的结果，所有主流厂商的VTH漂移均保持在10%以下，这表明所有竞品的PBTI 漂移都得到了有效控制。
图20 给出了-20V应力下的结果，可以看到各厂商之间差异十分明显，正如前文所述，英飞凌器件在负栅极应力下几乎不漂移，相比之下，图中有一半竞品器件的VTH漂移超过了10%。
英飞凌器件在本次测试中表现出最佳的漂移性能，目前英飞凌是唯一能够同时对正向和负向漂移进行有效控制的厂商。
小结
SiC的DC BTI会严重影响器件可靠性，因此必须通过优化器件工艺来将DC BTI降到最小，并利用合适的测量方法仔细地评估DC BTI。然而因为能使器件性能更好（RON x A 更小）的工艺条件，在NBTI或PBTI方面不一定就表现最好，所以必须采取谨慎的态度来对待DC BTI。英飞凌的SiC MOSFET具有优异的器件性能，同时还拥有很小的NBTI，可与最先进的Si功率MOSFET相媲美。SiC器件的PBTI由于带隙更宽而比Si 技术略高，但仍位于100mV范围内。观察发现SiC的PBTI与时间、温度和偏压的关系与Si类似，所以可以断定它们对应的潜在物理机制是一样的，因此可以使用与Si技术相同的、同样有预测能力的建模方法。
