Cadence 最新财报里，81 亿美元积压订单（backlog）抢走了 15.84 亿美元季度收入的风头。
这批已经签下、尚未确认的合同，体量超过本季度收入的五倍。其中，公司预计 42 亿美元会在未来 12 个月转成收入。与此同时，半导体 IP 收入同比增长超过 40%，Core EDA 增长 18%，系统设计与分析增长 37%，验证硬件又创下单季纪录，还新增了 12 家客户。
把四条业务线拼在一起，财报的意味才出来：AI 芯片的价值越来越高，设计难度也在沿着芯片、封装、PCB 和整机一路外溢。客户愿意花的钱，正从晶圆和 GPU 服务器，扩散到流片前的工具、接口 IP、原型平台和系统分析。
边界必须先说清。Cadence 没有披露 AI 相关收入，也没有公布 81 亿美元积压订单中有多少来自 AI 客户。把这笔钱全部叫作“AI 订单”，会把一个有价值的产业信号写成夸张标题。更稳妥的观察方法，是看哪些业务增长最快，以及它们分别解决了什么工程问题。
81 亿美元，比当季收入更值得看
截至 2026 年第二季度末，Cadence 收入为 15.84451 亿美元，上年同期为 12.75441 亿美元，同比增长约 24.2%。公司把全年收入指引上调至 62.6 亿至 63.4 亿美元，按 63 亿美元中点计算，较 2025 年增长约 18.9%。
这些数字说明当期增长很强。积压订单提供了另一种视角：客户已经签下多少尚未履行完的合同。
按照 Cadence 在上一季 10-Q 中对剩余履约义务的解释，这部分金额包括未赚取收入，以及未来开票、未来确认的合同金额。实际确认时间会受到安装、交付、续签、合同修改和终止影响。积压订单既不能当成现金，也不能直接当成下一季度收入预告。
即便如此，这个数字仍然重要。EDA 的时间型软件许可、维护和服务会随合同期逐步确认；硬件、单项 IP 许可及部分长期系统设计与分析软件，则更容易在交付时形成前置确认收入。第二季度经常性收入（recurring revenue）占 78%，前置确认收入（up-front revenue）占 22%。相对稳定的软件合同，加上受 IP 和硬件交付节奏影响的前置确认，共同把需求传进财务报表。
81 亿美元积压订单加上未来 12 个月预计确认的 42 亿美元，意味着 Cadence 已经拥有相当高的收入可见度。订单来自哪类客户，财报没有回答；客户有没有为设计能力签合同，答案已经很清楚。
芯片越贵，试错越要提前
AI 加速器把芯片设计推入一个很不舒服的工程区间。
先进节点提高晶体管密度，也让时序、电源完整性、功耗和制造规则更难收敛。HBM 把存储带宽拉高，同时带来大量高速互连、封装布线与热管理问题。Chiplet 和多裸片（die）架构允许不同工艺、不同功能模块组合，却新增了 die-to-die 接口、协议一致性、跨裸片验证和系统级封装约束。高速 SerDes、PCIe、CXL 以及光互连继续向外延伸，问题很快就从芯片内部走到封装、PCB 和整机。
设计空间变大后，工程团队面对的不再只是一个 PPA 目标。某个裸片的性能更高，可能抬高封装热点；接口速率提高，可能压缩信号和电源完整性的裕量；计算单元继续堆叠，又会改变供电网络、散热路径和机械应力。
代价也在上升。一次重跑仿真可以用小时或天计算，一次流片、封装后再发现系统问题，损失的往往是数月研发周期。对追赶产品窗口的 AI 芯片公司来说，晚一代上市比多买几套工具更贵。预算自然会向前移动：在 RTL、签核、接口集成、软硬件协同和封装分析阶段，多买一些确定性。
四笔设计费，买的是四种确定性
Cadence 把本季度收入分成三大类：Core EDA 占 68%，半导体 IP 占 15%，系统设计与分析占 17%。验证硬件归在 Core EDA 体系中，但它的交付与软件许可完全是两套经济逻辑。
Core EDA 解决的是设计能否收敛。数字实现、定制与模拟设计、功能验证、时序签核和物理验证，都属于把设计意图变成可制造芯片的主流程。先进节点与更大规模的 SoC 会增加运行次数、计算量和许可证需求。Cadence 称这部分收入同比增长 18%，需求来自超大规模云厂商（hyperscaler）、头部半导体公司和初创企业的扩大采用。
IP 解决的是接口能否少走弯路。HBM、DDR、LPDDR、PCIe、CXL、高速 SerDes 以及基础 IP 都有严格标准和工艺适配要求。自己从头开发，既要投入团队，也要承担硅后验证风险。购买已经过硅验证的 IP，相当于用授权费换开发周期和可预期性。本季度 IP 收入增长超过 40%，Cadence 提到 Star IP 需求、与 Intel 的一项重要协议，以及其他半导体客户的新赢单。协议具体覆盖哪些节点、接口和授权期限，公司没有披露。
验证硬件解决的是规模和速度。软件仿真便于观察与调试，可超大 SoC、长时间工作负载、操作系统启动以及软硬件协同，会迅速吃掉计算时间。硬件仿真和 FPGA 原型平台把部分验证任务搬到专用设备上，用更高吞吐跑回归、系统验证和流片前软件开发。新增 12 家客户的分量就在这里：采购已经落到昂贵的实体平台，不只是多开几张软件许可证。
系统设计与分析解决的是芯片离开版图之后会不会出问题。多裸片系统需要把芯片、封装和 PCB 联合起来看，电磁、热、流体和机械分析也开始进入同一条设计链。Cadence 的官方资料列出的风险包括热点、信号与电源完整性、机械应力和多芯片交互。这个业务本季增长 37%，系统分析正在变成设计刚需；同时也要看到，增长包含 Hexagon D&E 业务整合，不能全部归到 AI 芯片和先进封装。
GPU 服务器旁边，还站着许可证和原型机
前一天讨论 GPU 加速 EDA，关注点是 EDA 的计算基础设施如何变化。Cadence 这份财报补上了采购侧证据。
当布局布线、仿真、形式验证和多物理场求解开始利用更多 CPU、GPU 与云资源，设计成本并不会只体现为一张服务器订单。客户还要支付 EDA 许可证，购买或租用硬件仿真与 FPGA 原型平台，授权接口 IP，再为封装、PCB、热和电磁分析增加工具与工程人力。
更强的算力确实能缩短单次求解时间，但工程团队通常会把节省下来的时间用于更多场景、更多参数组合和更长回归。吞吐提高后，总计算量未必下降。设计成本因此变成一套联动账本：算力决定能跑多少轮，许可证决定多少任务可以并行，原型平台决定软件能多早启动，IP 决定多少标准模块不必重做，系统分析决定问题能否在封装和整机阶段前被发现。
把 AI 接进研发现场还要补一层：企业知识、EDA flow、权限和人工 review。中科麒芯的智语芯与 Flow Builder，正围绕这条工程链路做连接。
所以，Cadence 的增长没有停在 Core EDA。AI 芯片热潮如果只带动一种软件，故事还不够完整；现在，IP、验证硬件和系统分析都出现了清晰的采购信号。
谁在把订单推过来
第一股力量来自超大规模云厂商的自研芯片。云厂商要为自身工作负载做定制加速，产品可能没有消费芯片的出货规模，却追求极高的算力、带宽和能效。它们需要先进节点设计、软硬件协同验证、高速接口 IP 和系统级散热，也有能力同时采购软件、算力与验证硬件。
第二股力量来自半导体公司的平台化投入。Cadence 本季单独提到 Intel 的重要 IP 协议，却没有公开合同细节。一笔大额 IP 协议足以影响单季增速。至于它是否代表某一类接口、某个先进节点或整个市场的普遍价格变化，现有披露支撑不了这样的推论。
第三股力量来自先进封装。Chiplet、HBM、3D-IC 与硅光让芯片设计和系统设计的边界变薄。Cadence 与 TSMC 今年公布的合作覆盖 N2P、N3、A16、HBM4E、PCIe 6.0、3D-IC、热分析和多项签核流程。工具、IP 与封装分析被放进一套方案，本身就反映了客户采购对象的变化。
还有一部分增长来自并购。Cadence 在 2 月完成 Hexagon D&E 收购，获得结构分析、声学和多体动力学能力。收购完成时，公司预计该业务在 2026 年贡献约 1.6 亿美元收入。系统设计与分析的高增速既有电子系统复杂度的推动，也有新增业务并表的抬升。
81 亿美元里，仍有三笔账没拆开
第一笔是 AI 占比。Cadence 使用 Design for AI（为 AI 芯片提供设计能力）和 AI for Design（用 AI 改进设计流程）解释需求，却没有公布 AI 客户收入、AI 产品收入或积压订单比例。汽车、工业、航空航天、生命科学等非 AI 业务同样购买系统分析和计算软件。
第二笔是收入确认。硬件和 IP 的交付会让单季前置确认收入波动，长期软件合同则分期确认。积压订单的合同期限变长，也会推高账面金额，却不代表短期收入按相同比例增长。
第三笔是并购质量。Hexagon D&E 扩大了 Cadence 的可服务市场，也带来无形资产摊销、整合成本和执行风险。第二季度 GAAP 毛利率为 84.9%，低于上年同期的 85.6%；公司给出的 2026 年无形资产摊销预计也明显增加。收入增长很快，不等于每一美元增长的来源和利润质量都相同。
把这些口径摆在桌面上，判断会更扎实。AI 芯片确实在扩大设计投入，财报给出的却是混合证据：客户在增加工具、IP、硬件和系统分析采购，其中有多少可以单独归因于 AI，仍然未知。
写在最后
过去讨论 AI 芯片成本，人们习惯先看晶圆、HBM、先进封装和 GPU 服务器。Cadence 的第二季度财报提醒市场，流片之前还有一张越来越长的账单。
81 亿美元积压订单的价值，在于把抽象的“芯片复杂度”变成了合同需求。Core EDA 增长 18%，IP 增长超过 40%，验证硬件创纪录，系统设计与分析增长 37%，四个信号拼在一起，显示客户正把更多钱花在错误发生之前。
下一步值得盯的，是第二季度 10-Q 对剩余履约义务和并购贡献的拆分、12 家新增硬件客户的构成、Intel IP 协议的范围，以及 Synopsys、Siemens EDA 后续财报能否给出相似信号。如果同行也出现同向变化，EDA 的这一轮增长就更接近行业结构变化，而非单家公司的产品周期。
AI 芯片卖得越贵，流片前的钱越不能省。Cadence 只是先把这张账单摊在了财报里。
作者：麒芯
免责声明：本文基于公开信息整理分析，公司指引与厂商口径均已在正文中注明边界。
本文不构成投资建议。
参考资料：
1.Cadence 《Cadence Reports Second Quarter 2026 Financial Results》
2.Cadence 《Q2 2026 CFO Commentary》
3.SEC 《Cadence Form 10-Q，截至 2026 年 3 月 31 日》
4.Cadence 《Cadence Completes Acquisition of Hexagon’s Design and Engineering Business》
5.Cadence 《Hyperscale Computing》
6.Cadence 《Chiplet》
7.Cadence 《Cadence Verification》
8.Cadence 《Cadence Collaborates with TSMC to Accelerate Design of Next-Generation AI Silicon》
