光输入输出(OIO)行业研究报告:演进逻辑、技术全景与未来图景

1. 产业发展背景与光输入输出的核心界定

随着计算模型参数量向万亿级规模演进，数据中心底层算力集群的性能瓶颈已发生结构性转移。核心矛盾不再是单纯的逻辑晶体管密度，而是数据在芯片之间、机架之间传输时的互联带宽与能耗限制。在这一物理背景下，光输入输出（Optical I/O，简称OIO）技术作为一种打破传统电互联物理极限的新型架构，正式进入了大规模产业化阶段。

1.1 铜互联物理极限与能耗墙

在传统的计算架构中，芯片间通信高度依赖于印刷电路板（PCB）上的铜线走线。随着串行器/解串器（SerDes）速率从56G、112G向224G及448G演进，铜导体内部的高频交流信号会产生显著的“趋肤效应”（Skin Effect），即电流集中在导体表面传输，导致严重的信号衰减和热量生成。在224G及以上速率下，无源铜缆的有效物理传输距离已被压缩至1米以内。

为了补偿高频信号的衰减，传统电气链路必须引入极其复杂的信号调节机制，包括连续时间线性均衡器（CTLE）、决策反馈均衡器（DFE）、重定时器（Retimer）以及数字信号处理器（DSP）。这些组件带来了巨大的功耗开销。在某些高强度计算集群中，互联网络的功耗已占到系统总功耗的30%左右。例如，在800 Gbps速率下，交换机ASIC到可插拔收发器笼的单端口电路径需要消耗16至17瓦的功率。这种功耗的非线性增长使得基于铜线的架构无法满足未来数万片处理器高速互联的热设计功耗（TDP）要求。

1.2 互联技术的演进逻辑与OIO的绝对定位

在光通信向计算核心不断靠拢的演进过程中，行业经历了若干过渡形态，必须对可插拔光模块（Pluggable Optics）、共封装光学（Co-Packaged Optics, CPO）与封装内光输入输出（In-Package OIO）进行严格的架构区分。

可插拔光模块主要用于数据中心的横向扩展（Scale-out）和长距离通信，其光引擎位于服务器前面板，需要通过较长的电走线与计算核心连接。板载光学（OBO）与近封装光学（NPO）作为过渡方案，将光引擎移至PCB板上，缩短了电走线，但仍保持独立封装。CPO则进一步将光引擎与交换ASIC置于同一基板上，省去了一级DSP，大幅降低了单端口功耗，主要服务于以太网或InfiniBand交换机核心网络。

然而，上述方案均无法解决计算芯片（如GPU）与高带宽内存（HBM）或GPU与GPU之间进行纵向扩展（Scale-up）时所面临的极限要求：超短距离、极高带宽密度、无前向纠错（FEC）下的超低延迟。OIO技术通过将光小芯片（Chiplet）直接与计算芯片进行2.5D或3D共封装，使数据通道直接在封装内部实现光电转换，彻底消除了面板物理密度的限制与长电走线带来的延迟。

2. OIO行业的技术流派与核心生态图景

进入2026年，OIO行业已跨越了早期的概念验证与原型阶段，进入了规模化商用的拐点期。当前行业呈现出多种底层物理架构并存、代工生态成熟以及测试数据全面验证的特征。

2.1 硅光集成与微环谐振器（MRM）架构

以Ayar Labs等为代表的企业采用了基于微环谐振器（Micro-Ring Resonators, MRM）的密集波分复用（DWDM）技术路径。该架构利用硅基集成电路中蚀刻的环形结构对特定波长的光进行调制。MRM器件占用面积极小，驱动电压低，能够在一根光纤中复用多个波长。

该流派的核心策略是“宽并行”（Wide-and-Parallel）。系统不追求单波长的极限速率（避免使用高阶PAM4/PAM8调制），而是采用较低速率（如32Gbps或64Gbps）的不归零（NRZ）调制，通过增加波长和物理通道数量来实现总吞吐量的提升。这种设计规避了高阶调制带来的高误码率底噪，免除了强FEC的算力与延迟税，从而实现了5ns级别的超低延迟与低于5 pJ/bit的能耗。

在硬件实现上，Ayar Labs推出了带宽高达8 Tbps的TeraPHY光I/O Chiplet，并配以SuperNova外部连续波激光源。由于硅材料本身的间接带隙特性无法高效发光，且激光器对计算芯片周边的高温环境极度敏感，采用外部光源（ELS）架构成为该流派的标准做法。在严格的工程验证中，这类光引擎在高达800°C/s的瞬态温度变化速率下，仍能保持误码率（BER）低于规范要求，展现出了极高的热稳定性。此外，产业链下游已出现集成多达64个SuperNova光源的阵列产品，可为单个机架提供高达1 Pbps的双向带宽。

2.2 3D光中介层与无边际I/O架构

以Lightmatter为代表的企业（如Passage产品线）通过3D光中介层（Photonic Interposer）架构，从根本上解决了芯片的“海岸线（Shoreline）”瓶颈。

传统芯片的I/O带宽受限于芯片边缘的物理周长。随着芯片面积呈平方级增长，其边缘周长仅呈线性增长，导致边缘带宽密度迅速枯竭。3D堆叠方案将光子集成电路（PIC）作为底层中介层，直接置于电芯片（EIC、GPU或HBM）正下方。数据通道可以在芯片表面的任何位置进行垂直穿透，彻底摆脱了边缘密度的限制，使带宽密度与硅片面积成正比。

在该架构下，Lightmatter的L200和L200X光引擎分别提供32 Tbps和64 Tbps的带宽。其更为宏大的M1000系统则支持高达114 Tbps的总带宽，采用了面积达4000 mm²的超大光中介层，支持1.5千瓦以上的功率传输，并内置了全光电路交换（OCS）功能。这种直接在封装底部进行高密度光纤连接（如256根光纤）的方案，为超大规模AI集群提供了前所未有的封装内互联容量。

2.3 MicroLED“慢而宽”高并发架构

与传统的激光器硅光方案不同，初创企业Avicena采用了一种基于氮化镓（GaN）MicroLED阵列配合多芯光纤的创新路径。该架构汲取了显示面板行业的MicroLED发光技术与CMOS图像传感器（CIS）的雪崩光电二极管（APD）接收技术。

MicroLED无需考虑激光器固有的阈值电流、偏振和模态等复杂物理特性，能够在一片极小的面积内集成数百个发光像素。在环境适应性上，该器件表现出卓越的热稳定性，能在125°C甚至高达400°C的环境下稳定工作，因此可以直接在计算芯片上方进行高密度混合键合，无需依赖外部光源。

这种“慢而宽”的架构摒弃了高功耗的高速SerDes电路。系统采用极高密度的二维阵列进行并行传输（例如超过400个通道），每通道运行在4 Gbps至16 Gbps的适中速率。由于彻底去除了复杂的数字信号处理、时钟数据恢复（CDR）环节，其总功耗被压缩至惊人的1-2 pJ/bit，边缘带宽密度未来有望扩展至10 Tbps/mm以上，是针对10米以内机架内部极高能效互联的最优解之一。

2.4 硅光单片集成（EPIC）架构

以Ranovus为代表的单片电子-光子集成电路（EPIC）架构，致力于在单颗芯片上同时实现高速电控逻辑与光子调制。其Odin光引擎集成了多波长量子点激光器（QDL）、100Gbps微环调制器、光电探测器及相关驱动电路。该平台在CPO 2.0规范下，通过去除重定时器（Retimer）功能，实现了单片3.2 Tbps的吞吐量，并大幅降低了系统复杂度和制造成本，成为另一种极具竞争力的规模化量产路径。

3. 行业标准的统一与底层生态的重构

过去，专有技术的封闭性与标准的缺失是阻碍光互联规模化应用的核心痛点。然而，多个底层协议的成熟与确立为OIO的生态爆发扫清了障碍。

3.1 UCIe标准向光物理层的跨界

作为Die-to-Die通信的行业基石，通用小芯片互联标准（UCIe）联盟在最新规范中正式将光互联纳入标准体系。这意味着封装内部的逻辑芯片（如GPU）与光I/O Chiplet之间可以通过统一的电气和协议层进行通信。基于UCIe的光Chiplet本质上充当了协议无关的重定时器，将原本仅限于几毫米的封装内电互联距离，通过光纤无缝延伸至数米甚至数公里。标准化的接口使系统集成商能够自由选择不同代工厂、不同供应商的光电组件，彻底打破了单一供应商锁定的局面。

3.2 CW-WDM MSA光源规范的建立

针对高度依赖外部光源的硅光OIO系统，连续波波分复用多源协议（CW-WDM MSA）定义了O波段（1300nm附近）的8、16和32波长激光源规范。该标准统一了波长网格、输出功率等级、相对强度噪声（RIN）和边模抑制比（SMSR）等关键光学参数。规范的落地使得光引擎与外部激光源实现了解耦，允许产业链上下游分别对调制器和光源进行独立迭代，催生了一个高度标准化的激光器供应链。

3.3 OCI MSA与算力集群的标准化扩展

为了应对集群横向与纵向扩展中的光互联需求，光学计算互联多源协议（OCI MSA）联盟应运而生。该规范结合了不归零（NRZ）调制与波分复用（WDM）技术，旨在制定从第一代单纤双向（BiDi）800 Gbps，向3.2 Tbps及更高容量演进的开放路线图。这种从“以模块为中心”向“以硅为中心”的连接范式转移，确保了不同厂商的高性能计算芯片与交换网络之间能够实现物理层的即插即用。

4. 晶圆级制造与先进封装：OIO落地的底层支柱

OIO的商业化无法脱离晶圆级制造与先进封装生态。在此领域，半导体代工巨头的技术平台化起到了决定性的推动作用。

以台积电（TSMC）的COUPE（Compact Universal Photonic Engine，紧凑型通用光子引擎）平台为例，它并非单一的终端交换机产品，而是一个晶圆和封装平台级的服务。COUPE采用了SoIC-X（系统级集成芯片）3D堆叠技术，将电控制芯片（EIC）无凸点地直接键合在光子集成电路（PIC）上方。这种连接方式使得Die与Die之间的阻抗极低，信号完整性极高，相较于传统的并排分布方案，能效可提升5至10倍，延迟降低10至20倍。

COUPE平台的量产路线清晰反映了光互联向计算核心渗透的轨迹：第一代应用于1.6 Tbps的小尺寸可插拔模块；第二代结合CoWoS封装技术，实现板级（On-Board）光互联，速率达6.4 Tbps；第三代则直接切入计算芯片封装内部，实现高达12.8 Tbps的超高带宽互联。目前，诸如Broadcom的Tomahawk 6（102.4 Tbps）交换机以及NVIDIA的Spectrum-X/Quantum-X光交换网络，均明确构建于该底层架构之上。平台层面的标准化，大幅降低了无晶圆厂（Fabless）设计公司进入光子领域的研发壁垒。

5. 资本市场逻辑与巨头战略布局

随着技术的成熟，资本市场与半导体巨头对OIO领域的投资与并购呈现出高度的战略聚集性。

5.1 市场规模的指数级爆发

底层数据的激增直接体现在市场规模的预测上。据行业机构估算，广义的全球光I/O芯片市场在2025年估值约为2.8亿美元，预计到2034年将激增至264亿美元，复合年增长率（CAGR）高达38.5%。其中，专门针对封装内光I/O（In-Package OIO）的细分市场，预计将从2024年的3200万美元增长至2032年的5.44亿美元，CAGR达到41.5%。从组件结构来看，尽管光收发器占据最大的收入份额，但用于智能织物架构的光交换组件正以42.8%的更高复合增速快速崛起。

5.2 巨头并购重塑竞争格局

2025年底至2026年初，行业内最具指标意义的事件是Marvell以32.5亿美元全资收购OIO初创企业Celestial AI。

这一并购背后的技术与商业逻辑极其深刻。Celestial AI的Photonic Fabric平台，不仅提供了极高带宽的光Chiplet，更重要的是提供了支持内存解耦（Memory Disaggregation）与跨芯片内存池化的系统级协议。在底层材料科学上，与行业内普遍采用的硅光微环谐振器（MRM）或马赫-曾德尔干涉仪（MZM）不同，Celestial AI拥有基于锗的电吸收调制器（EAM）技术。EAM理论上兼具MZM的热稳定性和MRM的低插入损耗及高密度优势。

Marvell通过此项收购，填补了其在机架内及跨机架超低延迟Scale-up网络中的空白。面对NVIDIA在AI网络生态上的强势统治以及Broadcom在交换机领域的地位，Marvell借由光学规模扩展技术的引入，构建了自身在下一代数据基础设施互联层面的护城河。

6. 面向2030年的演进挑战与终极图景

随着AI模型向多模态及更高级别的通用人工智能（AGI）迈进，单一集群内的GPU数量将从数万张向数十万张扩展。在此趋势下，OIO技术将主导数据中心架构的深层重构，但在此过程中仍需跨越若干严峻的工程挑战。

6.1 工程挑战与风险因素

首先，热管理与激光器可靠性依然是悬在硅光系统上方的达摩克利斯之剑。AI芯片周围环境极其恶劣，硅光组件（尤其是微环谐振器）对温度变化极为敏感。大规模生产中的热串扰与共振频率漂移需要极高精度的闭环热调谐机制。这也是业界当前普遍倾向于将激光器剥离为外部可插拔光源（ELSFP）的核心原因，但这同时增加了光纤列阵（Fiber Array）物理布线与高密度光耦合的难度。

其次，测试与良率控制是推高短期成本的关键。在封装级集成光电混合器件，颠覆了传统的电气自动测试设备（ATE）范式。微米级甚至亚微米级的光学校准偏差都会导致致命的光损耗。跨越晶圆代工厂与半导体外包封装测试厂（OSAT）的良率叠加风险，需要整个供应链在测试流程和标准上进行深度磨合。

最后，异质集成的材料学瓶颈限制了部分流派的产能。由于硅基光电子技术无法直接高效发光，必须异质集成III-V族化合物半导体（如InP）。这种跨材料体系的融合在300mm晶圆级大规模制造中面临着复杂的工艺兼容性问题。

6.2 架构演进的未来图景

尽管存在工程阻力，但OIO技术带来的系统级重构效益将驱使行业快速跨越这些障碍。未来五年的技术演进将呈现以下三个核心趋势：

第一，跨机架内存池化与CXL光纤化。通过Compute Express Link (CXL) 与OIO的结合，原本受限于铜线物理距离的内存总线得以在整个数据中心内延伸。极低的光互联延迟使得处理器访问远程内存池的效率逼近本地内存，这将大幅减少闲置的内存资源，打破单机内存容量上限，优化整体资本支出。

第二，全光电路交换（OCS）的普及。当前的集群仍需大量的电信号交换机进行数据转发，存在光电-电光（O-E-O）的二次转换损耗与延迟。未来的光计算织物将直接在物理层集成全光交换功能，通过波长路由，数据可以在节点间实现任意到任意（Any-to-Any）的无阻塞传输，大幅削减网络层级的复杂性。

第三，向晶圆级系统（System-on-Wafer）的终极演进。随着3D光子中介层技术的成熟，芯片互联将跨越单颗封装甚至单块基板的限制。通过整个硅晶圆级别的光子中介层，数以百计的计算核心与存储单元将被物理连接为一个超级计算实体，为突破算力极限提供坚实的光物理层基石。

总体而言，OIO（光输入输出）技术不是传统电互联的简单延续，而是应对数据中心带宽墙与功耗墙的结构性重构方案。从物理特性的突破、技术流派的繁荣，到标准的统一与代工生态的成型，OIO产业已经构建了完整的商业化闭环。在可预见的未来，光互联将彻底改变计算元件的空间组织方式，成为下一代高性能计算与人工智能基础设施不可或缺的底层大动脉。