本标准共232页：报告版权归作者所有，本公众号仅做技术分享。
核心速览
本报告是关于NVIDIA H100 Tensor Core GPU的技术、工艺与成本分析报告，详细介绍了其产品规格、物理分析、制造流程、成本构成及与前代产品的对比等内容。
****本报告已放入《知识星球》****
****私信博主加入星球，优惠多多*****
****知识星球已加入200+文件****
公司概况
- NVIDIA财务亮点
：销售 revenue为269.7亿美元，Cost of Sales达116亿美元，Gross Profit为153亿美元，Gross margin为56.9%，Net income是43亿美元。 - 公司基本信息
：1993年4月成立，总部位于美国加利福尼亚州圣克拉拉，2023年全球员工约26,100人。
NVIDIA H100产品规格与性能
- 产品定位
：2022年下半年推出，是为数据中心AI和高性能计算（HPC）应用设计的复杂先进加速器，集成先进GPU芯片和高带宽内存。 - 架构与工艺
：采用TSMC的N4工艺制造GPU die，可集成800亿个晶体管，芯片上可配置高达228KB的SRAM内存；通过CoWos架构将GPU和多个HBM内存堆叠集成在硅中介层上，实现更高的互连密度、性能，降低功耗并减小外形尺寸。 - 性能提升
：与前代A100相比，H100计算性能提升约6倍，晶体管数量增加40%以上，而GPU硅芯片面积无大幅变化；具有第四代Tensor Core和Transformer Engine，支持FP8精度，GPT-3（175B）模型训练速度提升高达4倍，推理速度最高提升30倍，所有精度（包括FP64、TF32、FP32、FP16、INT8及FP8）均有加速。
物理分析
- GPU Die
：尺寸为32.29mm x 25.54mm，面积825mm²，采用FinFET 4nm工艺，通过microbumps放置。 - HBM Package
：尺寸11mm x 9.94mm，面积109.34mm²，包含8个DRAM die和1个Logic die，通过microbumps放置；HBM DRAM Die尺寸10.5mm x 9.5mm，面积99.75mm²；Logic Die尺寸11mm x 9.94mm，面积109.34mm²，采用CMOS 45nm 8M工艺。 - Interposer Die
：尺寸47.2mm x 34.55mm，面积1,631mm²，有3层金属层，通过bumping放置。 - NVIDIA H100 Package
：类型为FCBGA 3,273，尺寸58mm x 55mm，球间距1mm，封装内有48个die，通过焊球连接到主PCIe PCB。
物理对比
- 与前代产品对比（P100、V100、A100、H100）
：GPU面积分别为610mm²、815mm²、826mm²、825mm²；晶体管数量依次为150亿、210亿、540亿、800亿；制造工艺从TSMC 16nm FinFET、12nm FinFET、7nm FinFET发展到4nm FinFET；内存容量逐渐增加，H100为80GB；内存带宽（PCIe）不断提升，H100达2TB/sec；HBM从HBM2发展到HBM2E，H100的HBM逻辑die面积更大，interposer die面积最大。
制造流程分析
- 全局概述
：采用3D封装（5个堆叠die，带TSV和µBumps的HBM stack）、2.5D封装（HBM stack和GPU通过µBumps堆叠在带TSV的硅中介层上）及Flip-chip BGA（硅中介层倒装到12层PCB基板）。 - GPU工艺
：300mm硅晶圆，FinFET（逻辑、SRAM）工艺，21层金属层（20Cu+1Al），4nm技术节点，90步光刻，在TSMC Fab 18制造，该工厂2019年启动，月产能60,000片晶圆。 - HBM工艺
：逻辑die采用300mm硅晶圆，CMOS（逻辑、模拟）工艺，8层金属层（1W、6Cu+1Al），2层多晶硅，45nm技术节点，39步光刻；DRAM die采用300mm硅晶圆，DRAM Wordline & Capacitors工艺；在SK hynix M14工厂制造，2015年启动，月产能160,000片晶圆。 - Interposer & CoW工艺
：Interposer采用300mm硅晶圆，TSV via-Middle工艺，3层BEOL金属层（2Cu+1Al），面积1,631mm²；在TSMC Fab 12 Phase 1&2制造，2001年启动，月产能80,000片晶圆。 - 最终组装
：FCBGA-3,273（55x58mm）封装，12层PCB laminate基板，2.5D堆叠工艺，包括SMD无源元件组装、中介层拾取放置与回流、CUF底部填充沉积与固化、聚酰亚胺和TIM沉积、IHS沉积、激光标记与切割等步骤。
成本分析
- 成本摘要
：GPU晶圆成本约5,897美元（中等良率），GPU die成本约553美元（中等良率）；HBM stack晶圆成本约24,730美元（中等良率），HBM DRAM stack组件成本约48美元（中等良率），价格约96美元（中等良率）；interposer和CoW组装成本约2,326美元（中等良率），总CoW stack（含GPU和HBM）晶圆成本约30,472美元（中等良率），CoW stack成本约1,219美元（中等良率）；H100组件成本（NVIDIA视角）根据良率假设在1,214美元至1,577美元之间。 - 良率假设
：不同元件（GPU Die、HBM Logic Die、HBM DRAM Die、Interposer、HBM Stack Package、Component）在低、中、高良率下有不同的制造良率、探针测试良率、切割良率、组装测试良率等假设值。 - GPU成本
：低、中、高良率下总晶圆成本分别为17,684.68美元、17,144.62美元、16,911.39美元，die成本分别为631.60美元、553.05美元、457.06美元。 - HBM Stack成本
：低、中、高良率下HBM stack成本分别为48.78美元、47.84美元、46.92美元，价格分别为97.56美元、95.67美元、93.83美元。 - Interposer成本
：低、中、高良率下总Interposer晶圆成本分别为676.38美元、669.33美元、662.43美元。 - CoW Assembly成本
：CoW组装成本为267.38美元/晶圆，总CoW晶圆成本在低、中、高良率下分别为32,302.81美元、30,471.82美元、29,032.12美元，CoW stack成本分别为1,345.95美元、1,218.87美元、1,075.26美元。 - Component成本
：低、中、高良率下组件成本分别为1,576.91美元、1,400.67美元、1,214.12美元，其中GPU die占比约37.6%-40.1%，HBM Stack（x5）占比约34%-38.6%。
售价分析
- 价格定义
：制造 cost为直接生产成本；Floor Price为制造cost加上G&A和R&D费用；Manufacturer Price为Floor Price加上运营利润率；实际售价受产品生命周期、批量、关税等因素影响。 - 组件价格
：市场组件价格估计为15,000美元（大批量），在低、中、高良率下，NVIDIA毛利润分别为13,423.1美元（+851%）、13,599.3美元（+971%）、13,785.9美元（+1135%）。
更多文件关注——“信息共享95888”～
*-----------------下载链接-----------------*
*资料收集不易，扫码私信获取解压密码*
*-----------------下载链接-----------------*
Y调研报告：奥迪e-tron电驱用日立双面水冷功率模块逆向分心（附下载）
Y调研报告：600/650V硅基氮化镓HEMT与超结MOSFET对比分析（附下载）
Y调研报告：汽车级低压硅Si MOSFET比较分析（附下载）
英飞凌：功率MOSFET应用手册和失效模式分析（2份-附下载）
英飞凌：功率MOSFET应用手册和失效模式分析（2份-附下载）
Y调研报告：650V Si IGBT技术、工艺与成本对比分析（附下载）
Y调研报告：2025年MEMS行业现状-市场和技术分析（附下载）
Y调研报告：1200V Si IGBT技术、工艺与成本对比分析（附下载）
Y调研报告：2024年SiC碳化硅晶体管-技术、工艺与成本对比（附下载）
Y-行业报告：《人工智能应用驱动下半导体行业发展展望》（附下载）
Y-GaN专刊2：《氮化镓半导体认证和可靠性》（5份-附下载）
Y-GaN专刊1：《氮化镓功率晶体管-器件、电路与应用》（5份-附下载）
Y-GaN专刊2：《氮化镓半导体认证和可靠性》（5份-附下载）
Y-GaN专刊1：《氮化镓功率晶体管-器件、电路与应用》（5份-附下载）
Y调研报告：《2025年功率电子行业现状——市场与技术报告》（附下载）
