CAR

Chemically   Amplified Resist

化学放大光刻胶

EUV核心材料，利用光酸催化剂实现<10nm分辨率

CCP

Capacitive   Coupled Plasma

电容耦合等离子体

介质刻蚀专用，电极间距<20mm，均匀性>95%

CD-SEM

Critical   Dimension SEM

关键尺寸扫描电镜

线宽/间距测量精度±0.1nm（EUV时代需电子束校正）

CE

Contact   Etch

接触孔刻蚀

深宽比>10:1，侧壁角度>88°，用于源漏区接触

CET

Capacitive   Equivalent Thickness

电容等效厚度

High-k介质关键参数，HfO₂可达0.6nm（等效SiO₂厚度）

CFET

Complementary   FET

互补场效应晶体管

NMOS/PMOS垂直堆叠，2nm节点密度提升2倍

CGO

Chemical   Gas Oxide

化学气相氧化

生长超薄SiO₂（<2nm），温度750-900℃

CIR

Critical   Ion Range

临界离子注入深度

控制结深精度±0.5nm（如硼注入30keV时CIR≈100nm）

CIV

Contact   Integrity Verification

接触孔完整性验证

通过电阻测试检测接触孔通断（阻值<10Ω）

CMP

Chemical   Mechanical Polishing

化学机械抛光

晶圆全局平坦化，SiO₂浆料去除率>3000Å/min

CoWoS

Chip-on-Wafer-on-Substrate

台积电2.5D封装技术

硅中介层连接HBM与逻辑芯片，互连密度>104/mm²

COP

Crystal   Originated Pit

晶体原生凹坑

导致栅氧击穿（GOI失效），需控制拉晶速度与温度梯度

COAG

Contact   Over Active Gate

有功栅极上触点

触点直接堆叠栅极上方（非侧面），10nm节点提升密度

CoP

Coefficient   of Performance

制冷系数

晶圆厂冷却系统效率指标，目标值>5.0

CPP

Contacted   Poly Pitch

接触多晶硅间距

晶体管密度关键指标，3nm节点<45nm

CPU

Chemical   Processing Unit

化学处理单元

湿法站集成模块（清洗/刻蚀/显影）

CQD

Colloidal   Quantum Dot

胶体量子点

尺寸偏差<±5%，用于红外探测器

CSE

Channeling   Secondary Electrons

沟道二次电子

SEM成像模式，用于晶体取向分析

CTE

Coefficient   of Thermal Expansion

热膨胀系数

封装材料需匹配硅（2.6ppm/℃），热循环寿命>5000次

CVD

Chemical   Vapor Deposition

化学气相沉积

沉积SiO₂/Si₃N₄等薄膜，反应温度300-800℃

CW / CDW

Control   Wafer / Control Dummy Wafer

控挡片

工艺监控用再生硅片，回收率>90%

CWR

Control   Wafer Recycle

控挡片回收中心

回收Monitor/Dummy   Wafer，经再生处理重复使用

Cu DD

Copper Dual   Damascene

铜双大马士革工艺

刻蚀介质层→沉积TaN阻挡层→电镀Cu→CMP，用于先进互连

C-V

Capacitance-Voltage

电容-电压测试

测量栅氧厚度/掺杂浓度，精度±0.1nm

C4

Controlled   Collapse Chip Connection

可控塌陷芯片连接

倒装芯片焊球技术，间距<100μm

CARL

Chemical   Amplification of Resist Lines

光刻胶线条化学放大

分辨率增强技术，LER降低30%

CDU

Critical   Dimension Uniformity

关键尺寸均匀性

要求<3%   (3σ)，影响晶体管性能一致性

CIM

Computer   Integrated Manufacturing

计算机集成制造

MES系统核心，协调生产流程

CITS

Current   Imaging Tunneling Spectroscopy

电流成像隧道谱

表面电子态分析，用于缺陷定位

CMOS

Complementary   MOS

互补金属氧化物半导体

主流集成电路技术，功耗/速度平衡

CNT

Carbon   Nanotube

碳纳米管

沟道材料，载流子迁移率>10⁴ cm²/V·s

COO

Cost of   Ownership

综合拥有成本

设备生命周期总成本模型（采购+运维+耗材）

CPL

Chromeless   Phase Lithography

无铬相移光刻

分辨率增强技术，用于<65nm节点

CPS

Computational   Patterning System

计算图形系统

实时补偿光刻畸变，套刻精度提升至1.1nm

CQC

Chip   Quality Control

芯片质量控制

通过WAT/PCM数据监控良率

C-SAM

C-mode   Scanning Acoustic Microscopy

C模式超声扫描显微镜

检测封装内部分层/空洞，分辨率±5μm

CT 

（W）

Contact W

金属接触W

金属W作为中间连线连接铜线与器件部分

CT

Computed   Tomography

计算机断层扫描

3D芯片无损检测，分辨率<1μm

CTB

Charge   Trap Flash

电荷捕获型闪存

3D NAND核心结构，耐久性>10⁴次

Cu-Low-k

Copper/Low-k   Dielectric

铜/低k介质互连

降低RC延迟，k值<2.5（如多孔SiCOH）

C-VS

Constant   Voltage Stress

恒定电压应力测试

评估TDDB可靠性，电场>10MV/cm

CZ

Czochralski

切克劳斯基法

单晶硅生长主流技术，纯度>99.9999999%（9N）

CMP-EC

Electrochemical   CMP

电化学机械抛光

铜互连专用，减少碟形缺陷（Dishing<5nm）

CMP-STI

STI CMP

浅沟槽隔离化学机械抛光

CeO₂浆料选择比>100:1，均匀性>95%

CVD-ALD

CVD/ALD   Hybrid

化学气相沉积/原子层沉积混合

快速填充高深宽比结构，深宽比>15:1

CVD-HDP

High-Density   Plasma CVD

高密度等离子体CVD

沉积高致密SiO₂填充浅沟槽（STI），抗空洞能力优于PECVD

CVD-MOC

Metal-Organic   CVD

金属有机源CVD

GaN LED外延核心工艺，前驱体为TMGa与NH₃

CVD-PEC

Plasma-Enhanced   CVD

等离子体增强CVD

低温沉积（≤400°C），用于SiO₂/Si₃N₄介质层

CVD-SAC

Sub-Atmospheric   CVD

次常压CVD

快速填充钨通孔（深宽比>5:1）

CVD-SOD

Spin-On   Dielectric

旋涂介电材料

液态Low-k材料（如HSQ）旋涂成膜，k≈2.9

C4NP

C4 Nickel   Palladium

C4镍钯焊球技术

无铅焊料，熔点>300℃，可靠性提升50%