目的：提高 HIJ的检测和故障诊断能力L从而提高 HIJ的维修性 M方法
结构：标准化和应用新的可测性设计；
结果：PCB的测试检测能力显著提高；
结论：可测性设计是提高PCB测试检测能力的有效手段；
随着电子产品中集成电路的广泛应用和通用自动测试设备ATE（Auto Testing Equipment)的发展和应用L对印制板PCB（Printer circuit board）的检测和测试需求越来越多，难度也越来越大L由于以往的设计往往只考虑了其技术指标L很少考虑测试和修理的需要，因此L其维修性较差 M而维修是建立在有效的检测和测试基础之上，所以，可测性是决定维修性的重要因素L对可测性设计的要求也相应地越来越高。
1. PCB测试时存在的问题
以往PCB设计所关心的主要是逻辑功能N速度N时间匹配和电性能参数L由于集成技术的发展L元器件的密度越来越大L被测电路越来越复杂L规模越来越大,因此,在检测测试和故障诊断时遇到了难以克服的困难,特别是在脱离系统N使用 QPR进行功能检测和故障诊断时显得尤为突出.
(1)接口不规范：不同的PCB根据各自的需要使用不同的接口L从需求的角度看没有不妥之处，但从可测性的要求看，希望无需转接L使用 QPR就能够对其进行检测测试和故障诊断，目前，由于接口不规范N不标准L造成其检测N测试和故障诊断时的诸多不便，因此，接口不标准是限制 QPR广泛应用的主要问题。
（2）结构设计不合理：由于设计时技术指标是主要的考虑因素，测试和维修的需要较少顾及，因此PCB普遍存在缺少必要的中间测试点和控制点，有些器件由于种种原因安装在PCB之外,造成在使用 QPR对其进行测试时极不方便, 使用反馈回路时,也没有采取必要的措施, 甚至采用外部反馈回路L这都给检测N测试和故障诊断带来困难.
2. PCB可测性设计的一般要求
可测性设计是指一切能使测试生成和故障诊断变得容易的设计,是电路本身的一种设计特性,是提高可靠性和维修性的重要保证,包括可控性和可观测性.
对于PCB的可测性要求是:在系统中实现易检测和故障诊断;在使用ATE测试时,易实现测试生成和故障诊断,因此,要求在其研制设计阶段的电路必须是易测的,通常,易测电路需具备3个特点: (1) 电路很容易置成所需要的初态.(2)电路的内部状态要很容易用测试模式从电路的初级输入控制. (3) 电路的内部状态要很容易通过电路的初级输出或者利用专门的测试点唯一识别.
PCB可测性设计是为使其检测,测试和故障诊断变得容易,可控而采取的有效手段,应包括两个方面的内容: 结构的标准化设计和应用新的测试技术.
1) 结构的标准化设计:
a. 接口标准化和信号规范化: PCB接口的标准化和信号的规范化是实现ATE对其检测和测试的前提和基础, 同时,有利于实现测试总线的连接,测试系统的组织以及测试系统中的层次化测试.
b. 实现结构设计合理化: 可测性结构设计的合理化是保证测试技术通用性的关键.
(1) 进行模块划分: 在印制板上进行模块划分是一种容易实现和行之有效的可测性设计方法, 通常可按以下方法进行划分: 1. 根据功能划分(功能划分) 2.根据电路划分(物理划分) 3.根据逻辑系列划分 4.按电源电压的分隔划分. 不同的PCB在设计时,可根据其具体情况选择适合的划分方法 &
(2) 测试点和控制点的选取: 测试点和控制点是故障检测/隔离和诊断的基础, 测试点和控制点选取的好坏将直接影响到其可测性和维修性. 提高 ATE可测性的一种最简单的方法是提供更多的测试点和控制点, 而且这些点分布越合, 其故障检测率就越高, 因此, 选取适当的测试点和控制点是可测性设计的重要环节.
测试中, 如果遇到如下情况时, 应设计测试点: 1. 顺序电路中各功能块间, 2. 电路扇入,扇出点处. 3. 余度电路输出端, 4. 时钟电路输出端, 5. 每个单稳态电路中(尽量避免使用), 6. 时序电路中各IC间. 7.在逻辑和模拟电路之间, 8. 寄存器的数据输入端.9 .存储元件的输出端. 如遇到下述情况时,应设置控制点: a. 存储器地址线, b. 计数器链的并行输入线. c. 存储元件上空着的置位/复位线.
(3) 尽可能减少外部电路和反馈电路 : 外部电路和反馈电路的使用虽然能够使PCB的设计简便,性能稳定. 但却不利于测试和维修, 因此, 从可测性的角度考虑应尽可能不使用外部电路和反馈电路, 如必须使用, 则需注明外接元器件的类型/参数和作用。对于反馈电路,必须采取必要的可测性措施， 如开关，三态器件等。在测试和检测时断开反馈电路，并设计测试点和控制点。
（4）其他要求，在设计时还应注意以下几点：a. 应尽量避免使用异步时序电路. b. 定时电路的时钟振荡器在测试时应能断开. c.应尽可能避免使用单脉冲.
2）应用新的测试技术
常用的可测性设计技术有扫描通道, 电平敏感扫描设计, 边界扫描等. 尤其是 90年代初出现的边界扫描技术在近10年发展速度很快，给PCB的可测性设计提供了技术保证。
在PCB中引入边界扫描设计可以通过边界扫描端口对其成百上千个可控制或可观测节点进行访问，增强PCB测试的分析诊断能力,通过一次测试，可以识别更多的故障，减少测试与修复的循环次数,基于边界扫描的PCB测试程序可以预先根据电路的拓朴结构方便地编写, 实现测试的标准化,基于边界扫描协议的测试功能可以应用到其研制/生产和调试的不同阶段实现测试复用。对于功能测试(引入边界扫描设计使得 )PCB内部的可控制性,可观察性得到提高，不仅测试准备工作更加容易，还可减少甚至消除故障模拟。
因此，引入边界扫描测试技术可以有效地缓解包括在线测试（In circuit test）,功能测试(Function test)和组合测试(Combint)在内的所有测试情况所面临的测试困难.
近年来IEEE1149.1可测性设计技术的推广应用，不仅能提高PCB的测试和故障诊断能力,而且可以从根本上解决ATE设计中大量信号通道这个最关键的技术难点,使测试设备和测试系统的设计和开发大大简化。
3. 结论
结构的标准化设计和应用新的测试技术是提高印制板可测性的重要手段, 也是必然的趋势, PCB的局部边界扫描设计已在实际测试中取得巨大成功(因此(它将成为未来的主流设计. 边界扫描将和ATE相互辅助共同应用于未来的PCB测试中。
