FMS 2026：存储时代的终结，内存织网（Memory Fabric）的全面崛起
在半导体行业，很少有像今年圣克拉拉 FMS 2026（Future of Memory and Storage）这样标志着范式彻底转移的时刻。如果说过去十年的数据中心建筑学是以 CPU/GPU 为绝对核心的“星型拓扑”，那么 2026 年则是 “以内存/存储为中心架构” 真正落地的元年。
正如美光（Micron）在大会上给出的震撼数据：内存系统在整机系统价值中的占比已从三十年前的 10% 飙升至 2026 年的接近 50%，AI 正在永久性地重塑整个行业。AI 基础设施的军备竞赛已经从单纯的算力（FLOPs）博弈，演变为一场关于如何“喂饱”GPU 的带宽与容量战争。
以下是我们对本届 FMS 2026 核心热点的深度拆解：
1. zHBM 与 zNAND-O：垂直堆叠与“第一线海景”之战
在 AI 加速器的封装中，HBM 与 GPU 并排贴放在中介层（Interposer）上的二维平面设计已触及物理极限。三星在大会上推出的 zHBM（Zero-distance HBM） 标志着“后 2D 封装时代”的到来。
- 技术逻辑： zHBM 摒弃了并排布局，利用新一代晶圆键合（Wafer Bonding）工艺，将 HBM 直接垂直堆叠在 AI 加速器的正上方。
- 性能飞跃： 数据传输路径从毫米级缩短至微米级，系统传输带宽预计达到 HBM5 标准的 8 倍，内存堆叠密度提升 10 倍，能效提升 3 倍。
- 产业意图： 这不仅仅是技术的突破，更是对 “海景房（Beachfront）” 资源的极致压榨。三星通过此举展示了其作为唯一拥有内存、代工和先进封装（IDM）三位一体能力的护城河。同时，zNAND-O 的推出将这种低延迟理念延伸至边缘 AI 环境。
2. HBF 标准化：填补介质层级的“大峡谷”
长期以来，HBM（超高速/极小容量）与 SSD（相对慢速/超大容量）之间存在着巨大的性能与成本鸿沟。FMS 2026 正式由 SK 海力士与 SanDisk 联合发布了首个 HBF（高带宽闪存） OCP 标准规范。
- 规格定义： HBF 采用 UCIe 接口直接与 GPU/CPU 封装，单芯片容量达 512GB，带宽在 0.4 至 3.0 TB/s 之间弹性延伸。
- 生态背书： 该标准得到了 Google DeepMind 和 Tenstorrent 的鼎力支持。HBF 的出现意味着“数据外存”的概念正向“超大容量非易失性近存”靠拢，旨在彻底打破大模型推理中的“内存墙”。
3. NVIDIA 的新护城河：开源 cuFile API 与 ICMSP 平台
NVIDIA 在 FMS 2026 上做了一件耐人寻味的事：正式开源 cuFile API。
- 战略意图： 这看似是开放，实则是 “CUDA 存储化” 的延伸。通过让 GPU 绕过 CPU 直接向底层 SSD 发起高并发、低延迟的 P2P 存取（GPUDirect Storage），NVIDIA 正在定义 AI 原生数据流的标准。
- ICMSP（推断上下文内存存储平台）： 针对 KV-Cache 这一推理瓶颈，NVIDIA 联合 Solidigm 和 AIC 推出了 ICMSP 架构。该方案将 eSSD 作为显存的二级延伸，使多轮智能体（Agent）推理的首字响应时间（TTFT）缩短了 82.7%，并节省了 67% 的系统物理内存。
4. CXL 3.2 与内存池化：消灭“搁浅内存”
在机架级资源调度方面，CXL 技术的落地使内存解耦迈入实用化阶段。
- 澜起科技（Montage Technology）： 宣布业界首款 CXL 3.2 MXC 芯片进入试产，支持 64 GT/s 速率。
- Marvell Structera 系列： 推出了支持 16 至 32 台主机动态共享 48TB 内存池 的交换芯片，往返延迟低至 460 纳秒。
- 经济逻辑： 这允许云服务商（CSP）毫秒级动态切分资源，彻底消除“内存孤岛”，极大地提升了基础设施的 TCO（总拥有成本）效率。
5. PCIe 6.0 商业化：1000 万 IOPS 的新纪元
随着数据通路带宽倍增，PCIe 6.0 控制器阵列在本次大会集中爆发。
- Kioxia GP1 系列： 展示了单盘随机读取 1000 万 IOPS（512字节块大小）的恐怖性能。
- 主控竞速： Marvell（Bravera SC6）、慧荣（MonTitan SM8466）与群联（PS5303-X3）均推出了 PCIe 6.0 方案，顺序读取普遍达到 28 GB/s。这种吞吐量是支撑万亿参数模型异步 Checkpoint 写入的物理保障。
6. 物理层极限：400 层 3D NAND 与液冷强制化
闪存厂商的层数竞速已进入白热化：
- 三星 V10 BV-NAND： 堆叠层数突破 400 层，存储密度较上一代提升 58%。
- SK 海力士： 首次公开展示了 375 层第十代 4D NAND 晶圆，每瓦性能提升 2.5 倍。
- 散热革命： 随着单盘容量突破 245TB（美光 6600 ION） 甚至 512TB（DapuStor R6060），高性能 SSD 的主控功耗已突破 45W。板载冷板式液冷不再是选配，而是 EDSFF（E1.S/E3.S）形态下的行业标准，以防止高温导致的主动降频。
7. SLC（单层单元） + QLC（四层单元） 的异构/分层存储架构
在 AI 万亿参数大模型训练和 HPC（高性能计算）集群中，Checkpoint（检查点保存） 是保障高可用性的核心机制，但同时也是对存储系统压力最大、最极端的场景之一。
使用 SLC（单层单元） + QLC（四层单元） 的异构/分层存储架构，是目前业界应对 Checkpoint 场景**最兼具极致性能与最高性价比（TCO）**的解法。
痛点分析：为什么 Checkpoint 那么难处理？
在几千至上万张 GPU 构成的集群中，硬件故障（如 GPU 宕机、网络丢包、显存溢出）是常态。为了避免训练中断导致前功尽弃，集群需要定期（如每 1~2 小时）将模型权重、优化器状态（Optimizer States）和梯度信息写入持久化存储。
Checkpoint 具有极其独特的 I/O 特征：
- 突发性超高并发写入（Burst Writes）： 成千上万个 GPU 节点在同一时刻集中向存储系统dump数据，产生 TB 级甚至 PB 级的瞬间写入吞吐。
- GPU“停顿时间”极度敏感： 传统同步 Checkpoint 会导致 GPU 暂停计算（陷入 Idle 状态）。GPU 算力极其昂贵，存储写入每多花 1 分钟，就意味着数千张 GPU 白白浪费 1 分钟的电费与算力成本。
- 典型“写多读少（Write-Heavy, Read-Rare）”： Checkpoint 数据写入极其频繁，但只有在发生故障恢复（Recovery）时才会被读取一次。
- 数据量庞大： 一个 5000 亿参数的模型，加上 Adam 优化器状态，单个 Checkpoint 文件可能高达 3TB~5TB。
为什么选择 SLC + QLC？（互补优势）
SLC 和 QLC 处于闪存技术的两个极端，二者结合刚好完美契合 Checkpoint 的特点：
维度SLC (Single-Level Cell)QLC (Quad-Level Cell)结合后的协同效应比特密度/成本极低（1 bit/cell），极贵极高（4 bit/cell），极便宜降低整体 TCO：大部分数据存在 QLC，极小比例 SLC 充当写缓冲写入性能/延迟极快（写入延迟低，吞吐极高）极慢（直写 QLC 速度会断崖式下跌）消除 GPU 停顿：Checkpoint 瞬间全速写入 SLC，GPU 快速复工擦写寿命 (PE)极高（>10万次）较低（<1000次）保护介质寿命：SLC 承担高频写擦，QLC 只接受整块顺序下沉读取性能极快非常优秀（读性能与 TLC 接近）快速故障恢复：QLC 充当读吞吐层，发生故障时快速 Load 检查点
SLC + QLC 应对 Checkpoint 的工作机制与架构
在实际落地中，SLC + QLC 组合通常通过 “前置 Burst Buffer（写缓冲） + 后置大容量存储湖” 的分层设计来实现，主要包含以下三个核心步骤：
A. 突发吸纳阶段（Burst Phase）—— SLC 全速接管
- 过程： 当训练到达 Checkpoint 触发点时，GPU/Host 端通过 RoCEv2/InfiniBand 网络，利用 NVMe-oF 或 RDMA 协议，将内存中的 Checkpoint 数据以物理极限速度写入 SLC 存储层（或 NVMe SSD 内部的 pSLC 区域）。
- 效果： SLC 的高并发写入吞吐能够将通常需要几分钟的 Checkpoint 挂起时间缩短至几秒甚至十几秒。数据一旦全部落入 SLC，GPU 即可解除冻结，迅速恢复 AI 矩阵计算。
B. 背景平滑落盘阶段（Destaging Phase）—— 顺序下沉至 QLC
- 过程： 在 GPU 恢复正常训练的间隙（此时存储网络与盘片总线处于相对空闲状态），存储系统在后台默默启动数据搬移逻辑（Destaging），将 SLC 缓冲层中的 Checkpoint 文件顺序（Sequential）下沉转移到 QLC 大容量存储层。
- 效果： QLC 最忌讳“小文件随机乱写”，这会导致严重的写放大（WAF）并迅速耗尽寿命。而在后台将 SLC 的数据以**大块顺序写（Large Sequential Write）**的方式下沉至 QLC 时，QLC 的写入效率最高，且写放大接近于 1.0，最大程度延长了 QLC 的使用寿命。
C. 故障恢复阶段（Recovery Phase）—— 从 QLC 高速读取
- 过程： 一旦某一节点故障需要恢复，集群直接从 QLC 容量层 读取最新的 Checkpoint 文件加载回 GPU 显存。
- 效果： QLC 的读取性能与 expensive 的 TLC 甚至 SLC 几乎没有数量级差异。因此，基于 QLC 的故障恢复速度极快，能让集群迅速重回训练流水线。
两种主流的落地方案
在工程实现上，SLC + QLC 组合主要有两种形态：
方案 A：系统级/存储阵列级（独立 SLC 盘 + 独立 QLC 盘）
- 架构： 在分布式存储集群或 NVMe 存储阵列中，前端配置少量高耐用性、极速的 SLC SSD（或 SCM/CXL 内存拓展卡）作为共享写缓冲池（Burst Buffer Tier）；后端配置海量 E3.S / E1.S 规范的高密度 QLC SSD（如 64TB/128TB 盘）作为主容量池。
- 优势： 架构解耦，灵活度高，SLC 空间可以根据单个 Checkpoint 的峰值容量精准按需配置。
方案 B：盘级 pSLC 缓存（Dynamic / Static pSLC + QLC SSD）
- 架构： 直接采用支持大容量 pSLC（Pseudo-SLC，伪 SLC 模式） 的企业级 QLC SSD。SSD 控制器将一部分 QLC 空间配置为 SLC 工作模式（1 个 Cell 只存 1 bit 数据）。
- 优势： 单盘即可实现“极致写速”与“极高密度”的平衡，无需复杂的跨盘数据迁移引擎，由 SSD 固件（Firmware）自主完成 pSLC 到 QLC 的后台垃圾回收与数据下沉（GC / In-drive Destaging）。结合 FDP（Flexible Data Placement） 技术，可由 Host 显式告知固件哪些是 Checkpoint 数据，进一步提升 QLC 寿命。
总结：
FMS 2026 展示了一个清晰的未来：存储不再是“数据落盘的冷媒介”，而是“计算的延伸”。
从三星的 zHBM 垂直集成，到 NVIDIA 的 ICMSP 软硬协同，再到 CXL 的内存池化，行业正在通过牺牲“简单架构”来换取“极致能效”。对于云服务商而言，采购策略已从价格弹性转向长期产能锁定（SCA）。在 AI 时代，谁控制了内存流转的效率，谁就握住了算力性价比的底牌。
------------------------------------------------------------------------------
本文相关文档和资料统一存放在知识星球，加入获得更多相关资料，
进群获得相关资料 （需要验证）
本文根据以下知识星球资料撰写，加入星球可获得更多1500+详细资料
互动群长按下方二维码即可加入 请注明工作行业和研究方向
