8月4日，Everspin Technologies与MaxLinear宣布签署合作备忘录，评估将Everspin的持久、低延迟MRAM，与MaxLinear的存储压缩、加密和硬件加速平台结合，用于AI服务器中的元数据管理、日志数据、写缓冲、缓存及其他数据密集型负载。
Everspin提供磁性存储器，MaxLinear已有面向存储系统的数据处理加速器。两家公司准备把这两条产品线放到同一套服务器数据路径中验证。公开公告把合作放在评估阶段，具体产品型号和系统数据要等后续验证。
这项合作把MRAM带进了AI服务器的一个具体问题：部分数据不属于GPU计算的热点，却会频繁读写，影响缓存管理、日志记录和故障恢复。它们需要较快的访问速度，也需要在重启或断电后保留状态。MRAM是否适合承担这类工作，正是双方此次评估的起点。
合作的起点
Everspin在公告中列出了三项工作。双方将验证MRAM与MaxLinear加速、压缩和加密平台的组合，面向超大规模云服务商、AI基础设施和企业服务器客户寻找应用机会，并进一步讨论制造、供货和商业化安排。Everspin官方公告和Business Wire原始发布稿对合作范围的表述基本一致。
公告提到的元数据、日志、写缓冲和缓存，分属存储系统的不同位置。元数据用于记录文件、数据块、对象或缓存索引；日志保存写入顺序和状态变化；写缓冲吸收短时间内集中的写入；缓存则减少重复访问后端存储。这些数据的容量通常小于模型权重，但访问频率高，丢失后可能影响一致性、恢复和调度。
公告同时提到大模型键值缓存，也就是KV cache，随着上下文长度和并发请求数增加而增长。这里的缓存一词需要与推理流程中的KV cache分开理解。存储系统缓存、控制面缓存和KV cache可以处在同一条数据路径上，却承担不同任务。现有文字支持的是缓存相关功能的评估，还不足以写成MRAM已经承载KV cache。
MOU先确定合作范围，后续还要经过样品、系统和客户验证，才会进入产品合同。
AI推理为什么会把数据搬运带到存储系统
大模型推理通常分为Prefill和Decode两个阶段。Prefill处理输入上下文，计算并行度较高；Decode逐步生成输出，每生成一个新词元，都要读取之前形成的注意力状态。KV cache保存这些中间状态，系统因此不必为每个新输出重新计算全部历史上下文。
上下文越长、并发请求越多，KV cache占用的内存越大。NVIDIA在一篇介绍大模型推理内存管理的技术文章中，以Llama 3 70B为例估算，128k token、单用户批次的KV cache约需40 GB。这个数字对应特定模型和精度条件，不能套用到所有模型，但足以说明长上下文会迅速占用GPU内存。
IBM Research在关于异构内存中KV cache放置的研究摘要中指出，KV cache的频繁访问会带来大量数据搬运，推理性能会受到内存带宽和数据放置方式的影响。研究讨论了HBM与片外DRAM之间的动态放置，目的在于让不同温度的数据处在合适的存储层级。
一台AI服务器因此会同时使用多种存储介质：GPU片上的SRAM和封装内HBM负责计算热点数据，CPU侧DRAM提供更大的易失容量，NVMe SSD保存模型、数据集和持久化状态，网络存储或专用互连则把容量继续向系统外扩展。数据在这些层级之间移动时，会产生带宽、延迟、功耗和协议开销。推理系统的效率，取决于数据被放在哪里，也取决于搬运和管理这些数据需要多少额外工作。
MaxLinear的产品路线正好涉及这条数据路径。公司把Panther系列定位为存储加速平台，用硬件引擎执行压缩、解压缩、加密、解密、哈希、数据保护和实时验证，把原本由主机CPU完成的一部分工作卸载到专用加速器上。MaxLinear在2026年5月展示Panther V时，把数据移动、压缩、加密和KV-cache密集型推理列为目标工作负载，并称单颗加速器最高可达450 Gbps。
MRAM适合承担哪一层工作
MRAM的存储单元是磁性隧道结。不同磁性层的相对磁化状态对应不同电阻，控制器通过改变和读取这种状态保存数据。STT-MRAM使用自旋转移力矩切换磁性状态，Toggle MRAM采用另一种磁化切换方式。数据保存在磁性状态中，断电后仍然可以保留。
Everspin的PERSYST产品组合包括Toggle MRAM、STT-DDR MRAM和STT-xSPI MRAM，面向不同的接口和系统形态。公司在产品资料中强调Toggle MRAM的非易失性，以及STT-xSPI产品低引脚数、上电后即可工作的特点。具体产品能否满足服务器工作负载，还要看型号、容量、接口、温度等级和数据手册中的完整指标。
MRAM适合处理的通常是需要掉电保持、频繁更新和较快恢复的数据。启动状态、关键配置、日志索引、故障恢复点，以及部分写入缓冲都属于这一类。它不需要像DRAM那样持续刷新，写入耐久度也有机会高于需要反复擦写的闪存。
磁性存储器的工程取舍也很明确。阵列容量、写入电流和能量、读写延迟、接口带宽、温度稳定性、错误率、封装和CMOS工艺兼容性都会影响最终结果。磁性状态要长期稳定，写入时又要能够被可靠地切换，器件设计需要在这两项要求之间取得平衡。
Nature Reviews Electrical Engineering对STT-MRAM的综述认为，STT-MRAM兼具较快访问、较高耐久性、非易失性和较好的制造兼容性，已经成为嵌入式非易失存储的重要路线。综述也把非易失工作内存和末级缓存列为发展方向，并指出写入电流仍是进一步扩大应用时需要解决的问题。
对比几种介质，可以看出它们承担的任务不同：
HBM的优势是带宽和计算单元的紧耦合，MRAM的优势是持久性和写入耐久，NVMe的优势是容量、成本和成熟的软件生态。它们的工作负载不同，不能只拿单一读写速度或峰值带宽做排名。就这项合作的公开描述看，MRAM更接近一个容量有限、靠近数据管理环节的持久层或专用缓冲层。
合则双赢
Everspin已经销售Toggle MRAM和STT-MRAM。公司在2026年第一季度披露总收入1490万美元，其中MRAM产品销售1410万美元，本次合作则把这些产品带入AI服务器场景。
在制造和供货方面，Everspin于2026年4月与Microchip Technology签署初始期限为10年的代工服务协议。SEC文件显示，Microchip将在俄勒冈州Fab 4为Everspin制造8英寸MRAM、TMR传感器和STT-MRAM晶圆。文件披露的计划是，Toggle和传感器流程约在协议生效后18个月启动，STT流程约在30个月启动，最低采购量逐步提升，最高达到每季度1300片晶圆。Everspin另行表示，双方合作的首批产品预计在2027年下半年出货。
这项协议解决的是制造能力和供货安排，MaxLinear MOU讨论的是系统架构、市场开发和商业化机会，两者没有公开的项目绑定关系。Everspin的MRAM产品能否进入MaxLinear的存储加速路径，还要经过接口适配和系统验证。
MaxLinear的存储加速器已经有较具体的产品形态。MxL8805 Panther III产品页列出100 Gbps编码和解码吞吐、PCIe Gen4 x8或Gen3 x16接口，以及最高66 W功耗，并说明产品可以在数据通路中执行压缩、加密、哈希、数据保护和实时验证。
8月4日，MaxLinear还宣布日本Core Micro Systems采用Panther V作为下一代存储基础设施平台，计划把Panther与硬件加速OpenZFS结合，用于压缩、加密和去重。公告所说的应用包括企业、云、超大规模和AI基础设施。这是MaxLinear与Core Micro Systems的独立合作，不涉及Everspin或MRAM。
在这项合作里，Everspin提供存储介质，MaxLinear处理数据变换和安全功能。双方最终采用板卡、存储控制器、服务器模块还是其他形态，仍需工程验证；接口、控制器、固件和软件栈会决定这种组合能否产生系统收益。
量产需解决的工程问题
工程验证会先确定MRAM在系统中的位置。它是接在存储控制器后端，还是通过PCIe或其他接口作为独立设备接入，抑或以服务器模块和嵌入式宏的形式出现，都会改变软件访问方式。MRAM芯片的低延迟，必须扣除控制器、协议和跨设备搬运的开销后再看。
工作负载测试随后展开。元数据和日志需要说明随机读写比例、写入大小、并发队列、写入顺序以及故障恢复流程；写缓冲和缓存需要看命中率、数据冷热变化、淘汰策略和一致性维护；如果方案涉及KV cache，还要把模型架构、精度、上下文长度、并发数、压缩误差、带宽、首token延迟、生成吞吐和GPU利用率放在同一组测试中。
MRAM本身还要通过一轮数据中心级工程验证。容量、接口带宽、读写延迟、写入能量、保持时间、耐久度、工作温度、错误率、封装和批次差异，都会影响产品选型。持续写入、断电保护、错误恢复、热管理和长期供货也必须纳入评估。
MaxLinear的压缩、加密、哈希和完整性校验能力，也需要与MRAM的数据一致性和寿命管理结合起来。系统必须明确哪些数据可以压缩、何时解压、如何验证结果、怎样处理断电中断，以及GPU、CPU、加速器和存储介质之间谁负责维护数据状态。硬件卸载减少了CPU工作量，若同时增加一致性协议和等待时间，系统收益就会与芯片峰值指标产生差异。
客户导入还需要经过样品评估、系统设计导入、可靠性验证、供应链审核和长期供货确认。后续若出现具体MRAM型号、服务器或存储设备设计、客户认证、试产、量产和出货信息，合作成熟度才会从评估阶段进入产品阶段。
对国内产业链，当前能看到什么
这项MOU不涉及国内MRAM、存储控制器或加速器厂商，但其技术路线上的变化值得观察。AI服务器的系统设计正在把注意力延伸到上下文缓存、数据压缩、存储控制、内存池化和故障恢复。假如持久MRAM最终能在某条数据路径上同时满足延迟、耐久、成本和供货要求，影响范围会涉及存储器、控制器、驱动、固件、服务器主板、存储软件和系统集成。
国内企业评估类似方案时，应直接看真实AI工作负载的系统数据：数据搬运是否减少，CPU占用是否下降，功耗和恢复时间是否改善，缓存复用率是否提高，以及每单位有效容量的成本能否接受。只有这些指标在具体设备上成立，材料和器件优势才会转化为供应链价值。
磁存储、磁传感与自旋电子学将持续跟踪双方下一步公布具体MRAM型号和接口，并给出面向AI工作负载的端到端测试。如果公告中的缓存进一步明确为KV cache或存储系统缓存，技术路线会更清晰；如果出现服务器、存储设备或云服务商的设计导入和认证，商业化判断才会有新的依据。供货协议、试产和实际出货，则会决定这项路线能否进入产业链验证。而目前的公开资料，Everspin与MaxLinear仍处在合作评估阶段。双方正在尝试把持久MRAM放进AI服务器的数据管理路径，服务器内存配置和推理性能尚无实测结果。（完）
