英伟达最近公布了其Vera CPU的白皮书，对这款CPU产品做了详细的介绍。随着AI Agent需求的持续增长，老黄在多个场合卖力推销Vera CPU，强调GPU不是英伟达的全部。
这篇文章将全面讲解Vera CPU的规格参数、产品特点。
Vera CPU 整体介绍
Vera CPU基于英伟达Olympus 自研架构，搭载 88 颗高性能核心，176路多线程。不过Vera CPU的这个多线程不同于Intel与AMD，英伟达称之为空间多线程，这个在后面将具体说明。
Vera CPU采用宽发射、高IPC微架构，最大化单线程性能，可高效支撑数千个并发软件环境同步运行。
关于空间多线程技术
不同厂商的多线程技术，有各自的命名，AMD、海光、ARM等厂商对多线程技术的命名是SMT(Simultaneous Multi-Threading)，而Intel则是将自己的多线程技术命名为HT超线程(Hyper-Threading Technology)。
对于多线程技术，厂商们有着各自理解，Intel一度认为多线程是过时技术，在过去的两代产品中对多线程技术进行了裁剪，但在最新的产品中又将多线程拿了回来。
关于多线程与单线程技术的优劣，以及各个厂商对多线程技术的策略，可看之前的文章英特尔重归全P核！AMD、海光、鲲鹏全球 CPU 超线程策略对比。
传统多线程技术的实现方式为两条硬件线程分时抢占同一核心全部硬件资源。这种多线程实现方式的缺点在于，一条线程的运算占用会降低同核心另一条线程性能。
对云服务、强化学习这些对性能波动敏感的场景，这种多线程技术的缺点会被放大。这也是英特尔曾经放弃多线程，ARM自研的Neoverse系列原生不支持多线程技术的原因。
英伟达Vera CPU的解决方案是，不依赖窄核心内分时抢占资源，宽发射 Olympus 核心硬件资源可静态划分给两条硬件线程。
单线程运行时，线程独占全部资源，最大化单线程算力，多线程运行时，两条线程资源隔离，承载更多并发任务。
不过细看英伟达的这个空间多线程技术，多线程运行的时候，一条线程的资源只有单线程运行时的一半，是不是另一种形式的性能降低？而且如果两条线程的负载不均衡的情况下，传统多线程技术可以将更多的资源分配给负载更重的那条线程，而英伟达的方案，两条线程资源平均分配，会不会造成另一种形式的资源浪费？
当然这只是笔者的看法，实际的性能影响跟实际的业务特性强相关，没有绝对的优劣之分。
关于CPU内部互联架构
Vera CPU的芯片互联架构与传统CPU架构有较大的的不同，传统CPU架构通常以计算Die为核心，缓存、内存控制器、PCIe控制器等围绕计算Die搭建。
而Vera CPU的一致性互联架构(SCF)，则是以交换节点(CSN)为核心，计算Die、缓存(SLC)、内存控制器(MSN)、外部接口(BSN)围绕CSN搭建。
以计算Die为核心的传统CPU架构，缓存分散在独立的计算Die中，访问远端缓存必须跨芯粒互联链路。而英伟达的SCF架构，全芯片缓存访问延迟均匀一致，该架构可降低缓存访问延迟波动，优化跨核心数据共享，高频访问数据可常驻芯片内部。
Vera CPU的这个SCF架构，核心就是高效的内存共享。更低延时的CPU核心间通信，更高效的系统级缓存共享，更高带宽的直连内存控制器。
关于内存控制器
不同于常规服务器CPU产品，Vera CPU集成的是LPDDR5X内存控制器，支持的也不是常规的DIMM形态内存，而是SOCAMM2，这个选择最大的优势就是能实现更大的速率以及更低的功耗。
传统服务器内存架构依赖大量 DDR 内存模组，通过长走线、复杂主板布线连接。
SOCAMM2将LPDDR5X内存颗粒布置在靠近处理器封装的紧凑型内存模组上，更短电气路径提升信号完整性，LPDDR5X 速率最高可达 9600MT/s，整机聚合带宽最高1.2TB/s。单核心分配带宽最高 14GB/s，是传统 DDR 服务器处理器的 3 倍以上。
另外就是能效优势，SOCAMM2 依托 LPDDR5X 从底层重构功耗带宽平衡。满配内存子系统功耗仅30~40W（随容量浮动）。对比传统DDR5、MRDIMM 服务器架构，内存功耗大幅下降。
简化NUMA，放弃Chiplet
Chiplet技术可以说是现在服务器CPU设计的大趋势。Chiplet将单颗大芯片拆分成多个独立功能的小芯片，在通过Die to Die互联技术或者2.5D/3D 先进封装技术，将不同功能的Die组合成一颗芯片。
Chiplet技术的优势非常明显，更高的良率、更低的成本，且可以搭积木一样，快速的衍生出不同核心数量的CPU型号。相比于传统的单一芯片设计方案，是一种巨大的进步。
这也是在AMD Zen系列开始大规模商用Chiplet技术后，包括Intel、NVIDIA以及国内华为、海光等快速跟进，纷纷采用Chiplet技术设计芯片的原因。
Chiplet技术在经济性和商业化上是巨大的成功，但这种方案的缺陷也非常明显。Chiplet芯片由多颗计算Die、IO Die组成，这导致数据在CPU内部从一颗Die传输至另一颗Die时，数据从源Die穿过封装互联抵达目标Die的延时增加。
CPU内部Die数量越多，NUMA问题就越严重，数据在CPU内部的传输延时越大，软件对线程调度要求就越高。
而Vera CPU重回单片统一裸片设计，彻底消除跨Die延迟损耗。Olympus 核心、共享缓存、一致性互联全部集成在单颗裸片，降低延迟波动，整机运行环境可预测性更强。Vera 单片架构让这类负载扩容时延迟更低、确定性更强，不存在拓扑带来的性能断崖。
当然，这种设计方案带来的芯片良率降低，芯片成本增加问题，以及计算Die、IO Die的低复用率导致的产品迭代周期拉长等问题，也是英伟达必须要承受的问题。
上图是传统x86 服务器CPU产品与Vera CPU的NUMA差异。x86 处理器依靠Chiplet设计提升核心数量，将处理器切分为多个NUMA域，每个域配套独立本地内存、缓存资源。大型双路系统中x86架构的复杂度最高会产生32个NUMA域，而Vera CPU单颗芯片仅1个NUMA域，双路服务器产品仅2个NUMA域。
Chiplet架构的芯片，适合云基础设施(CPU 资源按小时租用、小型虚拟 CPU 配置)。
但 AI 基础设施、企业应用、高性能计算、数据分析场景通常占用整块处理器、整台服务器资源。非统一内存访问特性迫使操作系统、虚拟机监控程序、运行时库、应用需要精细调度线程与内存分配，才能达到最优性能。
从这个角度看，Vera CPU可以说是一款为AI而生的CPU产品。
结语
英伟达对Vera CPU的定位非常明确，这不是一款大而全的通用CPU产品，它的定位就是为AI基础设施而生。
白皮书内容较多，包括很多Vera CPU更加详细的产品规格，以及与其他CPU产品的性能对比测试，文章只写了自己比较感兴趣的部分。
如果想获取Vera CPU的白皮书的原件，可直接私信“NVCPU”获取。
全文完，如果觉得文章不错，随手点个“?”和“❤️”吧。
【延伸阅读】
英特尔重归全P核！AMD、海光、鲲鹏全球 CPU 超线程策略对比
长鑫科技：从废墟里的火种到国产之光，中国存储芯片的十年逆袭之路
