1、 海外视角：从台积电看代工行业发展史
台积电于 1987 年创立于中国台湾新竹科学园区，发展 30 多年来已经成为全球 芯片代工制造服务的龙头，员工超过 51000 人，为客户生产的芯片应用广泛，包括 高性能运算、电脑、通讯产品、消费性及工业用电子产品、行动装置、汽车电子等。 据 CounterPoint，2025 年三季度，台积电凭借其加速的 3nm 产能爬坡、AI GPU 强 劲的 4/5nm 利用率以及 CoWoS 产能的扩大，占据了 72% 的纯晶圆代工市场，稳 坐行业首位，是全球半导体产业的命脉。基于台积电的重要性，我们对其发展历程 进行了复盘：
通过上述复盘，我们梳理出台积电成功的三个关键节点：
（1）创立之初创新开启代工模式，建立行业纽带：早在 90 年代，台积电就以创新者的姿态开启了半导体代工模式，并在产业发展初期与高通、英伟达等日后的 全球科技巨头紧密连，奠定了深厚的合作根基，为其后续发展积攒了强大的势能。 同时台积电大胆押宝铜制程，终结了 IBM 的技术霸权，并大获成功，凭 130 纳米的 铜制程工艺大幅提升了市场占有率。
（2）移动互联网时代布局 OIP 与 GigaFab，绑定大客户：在全球半导体产业链 转移以及移动互联网蓬勃发展的浪潮中，台积电精准抓住机遇，凭借 InFo 的创新与 28nm 节点上大胆的产能扩张与苹果达成深度合作。凭借这一紧密合作关系，台积电 不仅在技术研发和产品良率上建立起显著优势，还在芯片生态建设方面持续投入， 不断夯实自身在行业中的核心地位，并在每一次制程的迭代中得到大量的订单背书。
（3）AI 时代前瞻布局，引领先进封装+先进制程：随着摩尔定律逐渐逼近极限， 以及人工智能产业的迅速崛起，台积电凭借前瞻性的战略眼光，提前布局先进封装 技术，在新的技术周期中脱颖而出，成为行业内先进封装领域的领军者。同时，台 积电在制程竞赛中持续保持领先，成为 5nm 以下先进制程代工的无冕之王。
下文从商业模式、技术演进及产能扩张三个维度复盘台积电的发展史。
1.1、 商业模式：创新开启代工模式，打造大同盟生态系统
1.1.1、 纯代工模式的飞轮为台积电构建了极强的资本和技术护城河
台积电通过极致的中立性构筑信任护城河：台积电的核心商业准则是“不与客 户竞争”。与三星、英特尔等 IDM 厂商不同，台积电通过纯代工模式消除了 Fabless 关于 IP 泄露和产能排挤的顾虑，从而成为了全球半导体行业的“公地”，在早期吸 引了几乎所有顶尖芯片设计商深度绑定。
代工模式同样带动了 Fabless 模式的发展。据 IC insights，2002 年，Fabless 厂 商/系统 IC 公司的销售额仅占整个 IC 市场的 13%，而到 2020 年，Fabless 的市场份 额来到了 32.8%。我们认为 Fabless 市场份额的跃升本质上是半导体产业从制造为王 向设计引领转型的历史必然。
我们认为代工模式的成熟，成功将极高门槛的资本开支转化为了社会化基础设 施，使得全球芯片竞争的重心从传统的制造工艺比拼，转向了架构创新与算法设计 的综合博弈。这种设计与制造解耦的深度演进，不仅孕育了英伟达、高通等算力巨 头，更驱动了苹果、特斯拉等系统厂商开启芯片设计的黄金时代。展望未来，我们 认为在 AI 算力需求与先进制程演进的共振下，这种轻资产、高迭代的 Fabless 加 专业制造 Foundry 模式的趋势将会延续，成为主导半导体产业的核心范式。
另一方面，从台积电自身来看，其构建了以资本开支为核心的盈利闭环：通过 高强度的研发投入确保工艺领先，获取溢价订单并转化为丰厚利润，进而支撑下一 代制程的再投入。随着技术演进，先进制程的准入门槛已呈指数级攀升，这种马太 效应将先发优势转化为难以逾越的资金与规模屏障。对于后进者而言，这不仅是技 术代差的追赶，更是沉淀成本与资本效率的双重博弈，台积电由此确立了在产业链 中极强的议价权与竞争护城河。
1.1.2、 创建开放技术平台，打造半导体产业的大同盟生态系统
台积电在 2008 年开始通过开放技术平台打造大同盟生态系统，在不断提升自身工艺技术水平的同时，帮助客户提高了设计效率，带来客户粘性的增加，并形成工艺与客户粘性正向循环。早期在服务客户的过程中，台积电发现他的客户中在开发 产品的过程中有许多技术或知识是重复的，包括 IC 设计辅助工具、制程技术与 IP 等。通过知识共享，将能进一步为客户节省开发时间及成本，为此，台积电发展出 设计服务平台组织，提供设计标准及不具商业机密的 IP 给客户，以帮助客户缩短开 发产品的时间。此后，台积电在此基础之上建立了开放创新平台 OIP。
新的模式下，台积电能协助 IC 设计公司和 IP 供应商的媒合，同时确保 IC 设计 公司使用 IC 设计辅助工具时能与台积电的制程技术相容。透过 OIP，台积电快速缩 短与客户的沟通成本，最终协助客户达成“第一次投片即生产成功”。据台积电年报， 16 奈米 FinFET 强效版制程技术量产后，在 2015-2016 年期间，总计接获超过 90 个 客户产品投片，其中大部分都是第一次投片即生产成功。其市场应用，更包含了移 动设备、服务器及图形芯片等产品。至 2021 年经芯片验证完成的 IP 与元件资料库， 矽智财组合已超过 4 万个，当台积电在开放创新平台所累积的知识资产越多时，客 户将越依赖此一平台，形成一个促进产业发展的正向循环。
对客户而言，我们认为“大同盟”生态为台积电构筑了极高的客户转换成本， 形成了事实上的垄断壁垒。在半导体行业，客户更换代工厂并非简单的产能迁移， 而是涉及到整个底层设计库的迁移与重新学习成本。由于台积电的 PDK（工艺设计 套件）已经成为绝大多数芯片设计公司的首选开发环境，一旦客户采用了台积电认 证的 IP 和标准单元库，其设计文件在物理层面便产生了对台积电工艺的强路径依赖。 如果客户试图为了降低成本而转单至竞争对手，不仅需要承担重新验证设计的巨额 沉没成本，更要面临良率波动带来的高市场风险。
因此，台积电虽然在代工价格上往往高于同行，但凭借“一次流片成功（First Time Success）”的确定性溢价，依然能够牢牢锁定苹果、英伟达等头部客户。这种由生态 系统产生的网络效应，使得台积电不仅是芯片的制造者，更成为了整个半导体设计 流程规则的制定者，从而构建了生态系统这一极高的壁垒。
1.2、 技术创新：后段互连、前段制造及后道封装同步发力
在 130nm 铜制程、28nm 高介电层金属栅极（HKMG）、以及 N7+引入 EUV（极 紫外光刻）等关键技术拐点上，台积电的决策胜率极高。其研发体系不仅追求极致 的微缩逻辑，更注重良率的快速爬坡，这是其能够支撑大规模商业化落地的技术底 色。我们从互联网时代、移动互联网时代和 AI 时代三个阶段复盘台积电的重点技术 演进，涵盖铜互连、Gate Last HKMG、浸没式 DUV 工艺及 EUV 的采用等多个重 大节点，分别对应了在不同时间段与 IBM、三星电子及英特尔的竞争。
1.2.1、 PC 互联网时代：铜互连+Low K 与浸没式光刻工艺助力台积电建立优势
铜互连大幅降低 RC 延迟，并提高电子迁移可靠度。上世纪 90 年代进入 0.18μ m 节点后，铝互联在线宽、性能和可靠性上显露瓶颈。铜因电阻低且易沉积被视为 替代首选，但无法干法刻蚀成形成为关键障碍。IBM 工程师借鉴大马士革金属镶嵌 的“先刻槽、后填充”思路，提出在介电层刻出沟槽再填铜并平整化的工艺（即“大 马士革工艺”），成功绕开铜刻蚀难题，推动了多层铜互联与更细线宽的量产可行性。
铜互连与除了具有比传统铝/钨导线的电阻值大幅降低 1.6 倍的功效外，其他优点还包括：(1)可降低 15% RC Delay 效应；(2)可提高电子迁移可靠度三十到五十倍； (3)其 via 的电阻值也比一般常用的 tungsten plug vias 低五倍。因此，铜制程低阻抗的 特性使得晶片内的电压能够遍及晶片内的元件，进而提高晶片的效能，这项特性对 低电压、高密度的电子元件尤其重要，因其可能因过大的阻抗而导致过高的 IR Drop。 同时，台积电的铜制程设计准则与其他业者相较更为严格，客户在使用此技术设计 其产品时，设计密集度也可因此而提高许多。
