半导体先进封装行业深度报告:AI算力需求激增,产业加速成长(下)_社会热点_资讯

半导体先进封装行业深度报告:AI算力需求激增,产业加速成长(下)

点击上方“蓝字”关注我们分会

四、先进封装市场群雄逐鹿，IDM、Fab、OSAT 玩家并存

全球先进封装市场集中度高，委外代工模式仍占据全球主要份额。全球封测企业主要分为代工厂 Fab、垂直整合制造商 IDM、独立封测代工厂 OSAT 三类。终端产品多样化推动封测设计趋于复杂，IDM 封测的研发费用升高，而头部 OSAT 厂商由于技术积累及成本优势，目前仍占全球先进封装主要份额。2022 年 IDM 占全球先进封装 22.6%市场份额，Fab 占 12.3%，OSAT 达 65.1%市场份额。仅看 OSAT 市场份额，根据芯思想研究院， 2024 年前三大 OSAT 厂商依然把控半壁江山，市占率合计超过 50%。

先进封装马太效应明显，技术领先的龙头厂商有望享受市场红利。随着封装技术朝小型化和集成化方向发展，先进封装难度不断提升，行业壁垒逐渐提高。高端先进封装技术如 2.5D/3D 集中于部分 OSAT 龙头及台积电、英特尔等提供封装服务的晶圆厂。头部 OSAT 厂商不断追赶先进技术，日月光、安靠已掌握 3D 堆叠，国内长电科技、通富微电、华天科技均有开发各自平台覆盖 2.5D/3D。未来，Chiplet 所带动的 2.5D/3D 技术含量快速提升，高利润赋能企业提高研发及资本投入强度，进而形成强者恒强的局面，技术领先的龙头厂商有望享受最大红利。

（一）全球龙头各有所长，台积电加码自研工艺平台领跑全球

1、台积电：CoWoS+InFO+SoIC 构建 3D Fabric 平台

台积电在先进封装领域起步早、投入大，是全球先进封装技术和产能布局的行业领军者。 2008 年台积电设立集成互连与封装开发部门（IIPD），2011 年即率先推出 CoWoS 平台， 2020 年又正式发布 3DFabric 计算平台，覆盖 SoIC（前端 3D 堆叠）、CoWoS 与 InFO（后端先进封装）等多元技术路线，为同构和异构集成客户提供全方位解决方案。公司凭借持续创新和强大产能，实现与 NVIDIA、AMD、苹果等全球头部芯片设计企业的深度绑定，成为 AI、高端消费电子和先进逻辑芯片的首选代工与封装平台。 CoWoS 平台持续迭代，成为 AI 及高性能计算主流封装方案。CoWoS（Chip-on-Wafer-onSubstrate）是台积电最具代表性的 2.5D/3D 先进封装平台，其架构可分为两部分：CoW （Chip-on-Wafer）阶段，将芯片堆叠于硅中介层上；WoS（Wafer-on-Substrate）阶段，则将完成堆叠的中介层整体封装到有机基板上。该技术利用硅通孔（TSV）与微凸块实现互连，能够将 GPU、AI 加速器等先进逻辑芯片与 HBM 模块紧密集成，有效缩短数据传输路径并提升吞吐量，为 AI 训练、高性能计算（HPC）等带宽和算力需求极高的场景提供理想解决方案。

自 2012 年率先量产 CoWoS 以来，围绕封装尺寸、布线能力及集成密度持续优化，台积电 CoWoS 形成了 CoWoS-S/R/L 3 个版本： (1) CoWoS-S：采用单片硅中介层+硅通孔 TSV实现芯片与基板之间的高速电信号传输，但大尺寸单片硅中介层在制造中存在良率瓶颈，限制了进一步放大封装面积的能力。 (2) CoWoS-R：以有机中介层+细间距重布线层（RDL）取代 CoWoS-S 的硅中介层，可在 HBM 与逻辑芯片之间以及芯片与基板之间提供高速互连。RDL 能够缓冲基板与中介层热膨胀系数不匹配引起的应力，提升封装可靠性与良率。 (3) CoWoS-L：采用局部硅互连（LSI）+RDL 中介层构成重组中介层，在保留硅通孔（TSV）高速互连优势的同时，减少大面积硅中介层带来的良率问题。此外，CoWoS-L 支持在逻辑芯片下方集成额外元件的能力，例如独立的 IPD（集成无源器件），使其具有更好 SI/PI 性能。

CoWoS 经历 6 代迭代，演进方向围绕扩大中介层尺寸与提升可集成 HBM 容量。2011 年，第一代 CoWoS 采用最大尺寸约 775mm²（28mm×28mm）的硅中介层，最多可搭载一颗 HBM。第三代 CoWoS 实现了 GPU 逻辑芯片与 HBM 的首次组合封装，并在后续版本中不断增加可集成的 HBM 数量，同时持续升级 HBM 规格。发展至 2023 年的第六代，硅中介层尺寸已扩展至 3400mm²（58mm×58mm），可在单封装内搭载多达 12 颗 HBM。然而，中介层面积的扩大也带来了良率挑战：晶圆边缘的中介层更易出现缺陷，从而减少了单片 12 英寸晶圆可切割出的合格中介层数量。

InFO 平台聚焦 Fan-Out 市场，推动移动与高性能终端结构创新。InFO（Integrated Fanout）是台积电于 2016 年量产的一种晶圆级系统集成技术，属于 FOWLP（Fan-Out Wafer Level Packaging）先进封装范畴，通过高密度 RDL 与 InFO 通孔（TIV）实现无需有机封装基板的高密度互连。

InFO-PoP（集成式扇出型堆叠封装）是业界首款 3D 晶圆级扇出封装方案。通过高密度 RDL 与 TIV，将移动应用处理器与 DRAM 直接堆叠集成，省去有机基板与 C4 凸块，使封装更薄、信号路径更短，并具备优异的电气与热性能，尤其适合对空间和能效要求极高的智能手机和平板终端。

InFO-oS（基板上集成扇出型封装）面向高密度互连需求，采用先进的 2/2µm 线宽/ 间距 RDL，可在封装中集成多个高性能逻辑芯片，并支持小至 40µm 的混合 I/O 焊盘间距。这一高密度互连能力特别适用于 5G 网络设备与计算密集型任务，为下一代网络基础设施和高算力应用提供关键支撑。

SoIC 平台实现高密度 3D Chiplet 堆叠，布局未来系统级集成。SoIC（System on Integrated Chips）是台积电 3DFabric 的前端 3D 堆叠技术，也是业内首个高密度 3D Chiplet 堆叠方案。SoIC 通过混合键合在芯片间构建直接互连界面，支持多层、多尺寸及多功能芯片的垂直集成，大幅提升互连密度并减小封装尺寸。平台包括 CoW（Chip-on-Wafer）与 WoW （Wafer-on-Wafer）两种形态，适配逻辑、存储及异构芯粒的灵活组合，满足未来高算力与高集成系统的演进需求。

2、英特尔：布局 EMIB 与 Foveros 两大平台技术

英特尔以 EMIB 与 Foveros 双平台构造先进封装体系，夯实异构集成技术护城河。公司将先进封装视为其IDM 2.0战略的关键，围绕EMIB与Foveros两大平台，形成覆盖2.5D、 3D 及混合架构的多元化工艺体系，旨在实现多芯粒异构集成、功能模块化和系统级灵活扩展。公司战略目标是实现 2030 年封装 1 万亿个晶体管。

EMIB 技术以嵌入式硅桥实现高性价比 2.5D 互连，提升良率与集成效率。EMIB 通过在基板中嵌入小尺寸硅桥，实现多芯片高速互连，相较于传统大尺寸硅中介层方案，具备优势：（1）成本优化：硅桥面积小，晶圆利用率高，降低材料与制造成本；（2）良率提升：省略晶圆级封装步骤，减少凸点、模具等复杂工艺的良率损失风险；（3）生产效率：制造步骤更少、复杂度更低，缩短生产周期；（4）尺寸优化：硅桥嵌入基板，提高面积利用率，使单一封装可集成更多芯片以承载更大工作负载。

Foveros 实现主动中介层 3D 堆叠，支持高带宽、低功耗垂直集成。Foveros 是英特尔的3D封装平台，通过在主动式中介层上结合TSV实现不同类型芯片的垂直整合，支持逻辑、存储及 I/O 等多功能模块的三维异构集成。Foveros 2.5D 和 3D 采用基于焊料的互连方式，而非基底连接，适用于高速 I/O 与小型芯片分离设计；Foveros Direct 3D 则通过铜-铜直接键合，实现更高互连带宽与更低功耗，提升系统性能与能效比。

EMIB 3.5D 融合 2.5D 与 3D 优势，支撑多模块异构系统集成。EMIB 3.5D 技术结合 EMIB与Foveros平台，在单一封装内实现多个3D堆叠模块的高速互连与协同工作，适配高复杂度、多制程节点、多功能模块的系统设计。在实际应用中，英特尔数据中心 GPU Max 系列 SoC 即采用 EMIB 3.5D 技术，集成超过千亿个晶体管，包含 47 个有源模块，跨越 5 个不同制程节点，充分体现了英特尔在大规模异构集成上的技术领先性。

3、三星电子：I-Cube 与 X-Cube 双平台布局 2.5D/3D 异构集成

推进 I-Cube 与 X-Cube 平台布局，覆盖 2.5D/3D 先进封装技术。三星电子于 2022 年 12 月，在半导体业务部门内成立了先进封装（AVP）业务团队，以加强先进封装技术。三星的先进封装技术主要分为两大类：属于 2.5D 封装的 I-Cube 和属于 3DIC 的 X-Cube：

I-Cube 系列属于 2.5D 异构集成。通过水平并列布局实现逻辑芯片与 HBM 高带宽存储的高效互连，兼顾散热与扩展性能。I-Cube S 采用硅中介层；I-Cube E 则采用硅嵌入式中介层结构，结合硅桥精细布线和 TSV 结构 RDL 中介层优势，在保障信号完整性的同时，提升良率与大尺寸适配能力。在 I-Cube S 的基础上，H-Cube 平台将 ABF（Ajinomoto Build-up Film）和 HDI（高密度互连）基底工艺结合，实现更大尺寸封装与多功能芯片集成。

X-Cube 技术属于 3D 异构集成。基于 TSV 硅通孔技术实现芯片间的垂直电气互连，提升带宽密度和信号传输效率。X-Cube 平台分为 bump 凸点互连与 Hybrid Bonding 混合键合两种工艺路径：前者以传统微凸点实现芯片堆叠；后者以铜-铜混合键合为核心，芯片布局更具灵活性，且三星正在持续推进 4μm 超精细的铜混合键合技术的开发。

（二）本土 OSAT 封测厂具备优势，不断拓宽先进封装平台布局

1、长电科技：国产先进封装技术平台布局完善

公司先进封装技术覆盖全面，在晶圆级封装、2.5D/3D 领域具备独特优势。公司拥有行业领先的半导体先进封装技术，包括利用 RDL、TSV、Bumping、硅互联等技术的高集成度的晶圆级 WLP、2.5D/3D、系统级（SiP）封装技术和高性能的 Flip Chip 和引线互联封装。同时，公司正积极开发 3D 封装技术，以满足市场对下一代高密度器件日益增长的需求，实现更高的集成度、模块的功能和更小的尺寸，增强公司技术壁垒。

倒装封装：技术布局全面，涵盖 FcBGA、FcCSP、FcLGA、FcPoP、FCOL 产品组合。公司提供丰富的倒装芯片产品组合，从搭载无源元器件的大型单芯片封装，到模块和复杂的先进 3D 封装，包含多种不同的低成本创新选项。

系统级封装：公司布局多年，在 SiP 封装的优势体现在双面塑形技术、EMI 电磁屏蔽技术、激光辅助键合（LAB）3 种先进技术。公司 SiP 技术广泛应用于 SSD、CPU、 GPU、APU、PMIC、射频等产品。

晶圆级封装：公司在晶圆级封装技术方面处于行业领先地位，提供的解决方案包括扇入型晶圆级封装（FIWLP）、扇出型晶圆级封装（FOWLP）、集成无源器件（IPD）、硅通孔（TSV）、包封芯片封装（ECP）、射频识别（RFID）。

2.5D/3D：公司积极推动传统封装技术的突破，率先在晶圆级封装、倒装芯片互连、硅通孔（TSV）等领域中采用多种创新集成技术，以开发差异化的解决方案，帮助客户在其服务的市场中取得成功。

2、通富微电：多元化先进封装布局与国际大客户协同发展

持续强化高端先进封装能力，深度绑定国际核心客户与高景气赛道。公司依托在传统 QFN、LQFP 等框架类封装及 FCBGA、FCCSP 等基板类封装领域的深厚积累，近年来加快布局 Fan-out、WLCSP、倒装焊（FC）、2.5D/3D 堆叠、Chiplet 等高端先进封装技术，形成涵盖主流与前沿的多元产品结构。作为 AMD 全球最大封测供应商，公司在槟城等基地重点建设 Bumping、EFB 等核心产线，“合资+合作”深化与国际头部客户的协同开发与本土化服务能力，驱动先进封装业务实现规模扩张。凭借与富士通、卡西欧、AMD等全球一线客户的技术许可合作及协同开发优势，公司正加速在高性能计算、存储、AI 等先进封装核心应用市场实现份额突破。

3、华天科技：eSinC 技术对标 CoWoS，发力国产 2.5D/3D 先进封装

重视技术创新和产品结构升级，发力先进封装平台化布局。公司率先掌握了 SiP、FlipChip、TSV、Bumping、Fan-Out、WLP、3D 等多项先进封装工艺，现有封装技术水平及科技研发实力已处于国内同行业领先地位。公司构建先进封装技术平台 HMatrix，覆盖包括 WLP、SLP、eSinC 等技术方向，并在 2.5D/3D 领域布局 RDL 中介层、硅中介层、3D Stack 及铜-铜混合键合等多种关键技术。2024 年，公司完成 2.5D 产线建设和设备调试， FOPLP 技术通过重点客户认证，Chiplet 产品开发也在有序推进。其中，华天科技 eSinC 技术平台对标 CoWoS 相关技术：

SiCS：采用硅转接板实现多芯粒互连的 2.5D 先进封装技术，这种结构通常具有高密度的 I/O 互连及优越的电性能，适合高性能计算和大规模集成电路的需求。

FoCS：采用机械灵活性更强的 RDL 作为中介层来实现芯片之间的互连，主要用于降低成本并适应不同类型的器件连接需求，具有更大的设计灵活性，能够支持更多的芯片连接。

BiCS：采用 LSI 芯片实现高密度的芯片间互连，这些芯片可以具有多种连接架构，并且可以重复用于多个产品，基于模具的中介层较宽的 RDL 层间距，并采用穿透中介层的通孔来实现信号和电力的低损耗高速传输，能够集成额外的元件。

加码产能整合，20 亿组建先进封测公司。2025 年 8 月，公司宣布整合华天江苏、华天昆山及华天先进一号基金资源，20 亿元注册资本共同组建南京华天先进封装有限公司，强势进军 2.5D/3D 先进封装赛道。此举有望加速前沿产能释放与技术商业化进程，助力国内 2.5D/3D 先进封装测试技术的进步和产业升级。

4、盛合晶微：国产 WLCSP 封装龙头，深耕三维先进封装技术

深耕三维集成与中段工艺，夯实大陆先进封装创新高地。公司前身为中芯长电，是全球首家采用集成电路前段芯片制造体系和标准，采用独立专业代工模式服务全球客户的中段硅片制造企业。公司创新研发三维多芯片集成封装结构方案和平台技术 SmartPoser，并已建立起覆盖芯粒多芯片集成的全流程制造体系和量产能力。根据盛合晶微官网援引 CIC 灼识咨询《全球先进封装行业研究报告》，2023年公司 12 英寸 WLCSP 市场份额位居中国大陆首位，并是大陆唯一规模量产硅基 2.5D 芯粒加工的企业，在先进封装中段制造环节具备优势。

重视研发投入，推进多项先进封装平台进步。2024 年 5 月，盛合晶微推出 3 倍光罩尺寸的 TSV 硅通孔载板技术，标志其芯片互联技术正式进入亚微米时代，可进一步提升芯粒间互联密度，为未来高性能异构集成奠定基础，在先进封装制高点持续保持先发优势。目前公司已启动科创板上市进程，并于 2025 年 6 月进入辅导验收阶段。未来有望在资本支持下进一步强化其在高端先进封装领域的综合技术实力与行业影响力。

5、甬矽电子：定位中高端封装赛道，推进 Fan-out 与 2.5D/3D 布局

持续强化中高端先进封装业务布局，一站式能力与新工艺布局驱动成长。公司产品均为 QFN、LGA、BGA、FlipChip、Bumping、WLCSP 等中高端先进封装形式，并在系统级封装（SiP）、高密度细间距凸点倒装产品（FC 类产品）、大尺寸/细间距扁平无引脚封装产品（QFN/DFN）、Bumping/WLP 等先进封装领域具有较为突出的工艺优势和技术先进性。公司重点打造的“Bumping+CP+FC+FT”的一站式交付能力不断提升，有效客户群持续扩大，量产规模稳步爬升，贡献了新的营收增长点。24 年，公司通过实施 Bumping 项目已掌握 RDL 及凸点加工能力，并积极布局 Fan-out 及 2.5D/3D 封装工艺，相关产品线均已实现通线，目前正在与部分客户进行产品验证。

6、晶方科技：晶圆级 TSV 持续突破，布局 CIS 晶圆级封装细分赛道

晶圆级 TSV 封装技术的领先者，差异化布局以影像传感芯片为代表的传感器市场。公司避开通用封装红海市场，重点布局汽车电子与 AI 端侧等高成长细分领域。顺应汽车智能化趋势，公司自主开发了超薄晶圆级芯片尺寸封装技术、硅通孔封装技术、扇出型封装技术、系统级封装技术及应用于汽车电子产品的封装技术等，并持续优化 TSV-STACK 等高端工艺，拓展 A-CSP 等创新方案，增加量产规模，提升生产效率，进一步巩固在车规 CIS 封装领域的技术优势与业务规模。同时，公司积极响应产业升级节奏，实现 AI 眼镜、机器人等新兴应用方向的产品商业化量产，进一步巩固差异化竞争优势和未来成长空间。

五、相关标的

（一）长电科技：国内封测龙头，全面布局先进封装加速成长

公司是全球领先的半导体封测厂商，布局先进封装实现业务稳步扩张。公司自其前身1972年成立以来，专注于半导体封装测试行业，目前是中国大陆第一、全球第三大封测厂商。公司内生外延持续进行国际化布局，目前在全球拥有八大集成电路成品生产基地，分别位于上海、江阴、滁州、宿迁、新加坡和韩国，实现主流封测技术全覆盖。公司着力先进封装业务，目前已覆盖WLP、2.5D/3D、SiP、高性能 Flip Chip等市场主流封装工艺，并加速从消费类向市场需求快速增长的汽车电子、5G通信、高性能计算、存储等高附加值市场的战略布局。未来公司持续拓展先进封装业务，有望为营收提供增长动力，规模效应下公司利润弹性有望加速释放。行业周期回暖驱动封测需求复苏，高带宽推动先进封装市场加速增长。目前全球下游终端智能手机销售情况已同比回正，上游IC设计公司库存调整接近尾声，参考历史周期规律，我们认为半导体行业景气度已开始逐步回暖。集成电路封测属于重资产行业，具有资本密集与人员密集特点，产能利用率提升为盈利关键，景气度上行趋势下公司利润弹性大。封装行业技术持续进步，受益于HPC、AI快速发展催生高带宽需求，先进封装市场规模加速增长。竞争格局方面，全球先进封装市场集中度较高，OSAT模式仍为主导，其中日月光、安靠、长电科技等中国大陆及台湾厂商占据全球主要份额。先进封装市场马太效应明显，行业壁垒随技术发展而逐渐提高，长电科技加速布局2.5D/3D高端先进封装技术，未来成长空间广阔。公司国产龙头封测厂商，先进封装卡位优势明显。公司为全球第三/中国大陆第一的封装大厂，传统封装与先进封装技术覆盖全面，具备明显卡位优势，且紧跟产业技术路线研发最先进技术以强化竞争壁垒。公司与通信、消费等领域全球头部大客户开展合作，目前已覆盖西部数据、高通、海力士、TI等厂商，客户资源优质。2024年9月30日，公司宣布收购晟碟半导体80%股权已完成交割，本次收购有助于加强与西部数据的战略联系，进一步强化公司在存储领域的OSAT龙头厂商地位。

（二）通富微电：汽车电子业务高速增长，与 AMD 持续深化合作

行业复苏叠加产品结构优化带动收入增长，资本开支加码夯实成长动能。受益于下游需求回暖、先进技术突破与策略优化成效，2025Q1公司实现营业收入60.92亿元，同比增长15.34%。归母净利润/扣非归母净利润分别为1.01/1.04亿元，同比增长2.94%/10.19%。归母净利润增速相对滞后，主要系折旧相关的税会差异及子公司盈利增长带动所得税费用大幅上升，单季所得税支出达7920万元，同比增长 679.96%。忽略所得税扰动看，公司营业利润为2.06亿元，同比增长63.03%，核心盈利能力仍有改善。公司披露规划2025年资本开支60亿元，其中35亿元将用于通富超威苏州与槟城基地扩产升级，未来伴随先进制程产能逐步释放及产品结构优化，公司长期成长空间有望进一步打开。AI驱动先进封装需求爆发，公司掌握优质客户资源，内生外延布局先进技术。AI算力芯片及存储器需求激增带动先进封装市场高增长，公司作为AMD最大封测供应商（占其订单80%+），持续深化合作, 2024年AMD的年度营业额达到创纪录的258亿美元, 为公司的营收规模提供了有力保障。技术布局方面，公司内生布局Chiplet、2D+等前沿技术，2024年玻璃基板（TGV）封装已通过可靠性测试，并通过收购京隆科技26%股权补强测试能力，技术竞争力进一步巩固。

汽车电子、存储业务高增长，中长期成长动能充足。业务布局方面，公司加速向高端领域转型，1）汽车电子方面，公司全面拓展车载功率器件、MCU 与智能座舱等产品，2024年营收同比+200%；2）存储封测方面，公司深化与原厂战略协同，2024 年营收增速超40%；3）消费电子方面，公司抓住手机产品国产国造机遇，成为重要客户的策略合作伙伴，实现了中高端手机SOC46%的增长。产能扩张方面，2024 年通富超威苏州/槟城完成Bumping、EFB等产线建设，南通三期、通富通科等重大项目建设稳步推进，新增施工面积24.45万平米，为后续产能扩张奠定坚实基础。

（三）晶方科技：汽车 CIS 驱动高增长，持续推进全球化布局

晶圆级影像传感器封装引领者，技术优势下业绩保持稳健。公司是全球将晶圆级芯片尺寸封装（WLCSP）专注应用在以影像传感器为代表的传感器领域的先行者与引领者。晶圆级芯片尺寸封装技术的核心工艺优势包括晶圆级、硅通孔（TSV）、三维 RDL 等工艺能力，具备晶圆级空腔和晶圆级堆叠封装结构，并能提供微型化、低功耗、高集成、高性能的解决方案。2025年一季度，公司实现营业收入2.91亿元，同比增长20.74%，实现归母净利润0.65亿元，同比增长32.73%，业绩延续稳健趋势。手机/安防需求回暖，汽车CIS构筑第二增长曲线，积极布局机器人新兴市场。消费领域，据IDC统计2024年全球智能手机出货量同比增长6.1%至12.36亿部，据群智咨询预计安防CIS出货量同比增长2%至4.9亿颗，公司凭借晶圆级封装技术在中低像素市场的优势，承接下游回暖需求，业务企稳回升；汽车电子成为最大亮点，公司建成全球首条12英寸车规级TSV封装量产线，与豪威、思特威等头部客户深度合作。受益于汽车智能化推动的车用CIS需求大幅增长，公司在车规级封装领域的技术优势逐步兑现。据Sigmaintell预测，2020-2029年汽车CIS出货量CAGR达13.46%，公司技术卡位高景气赛道，未来增长空间广阔。此外，公司也在积极布局AI眼镜、机器人等新兴市场。

持续深化全球化布局，第三代半导体打开成长空间。公司持续推进国际化战略：1）光学领域，荷兰Anteryon与苏州晶方光电协同，晶圆级光学器件（WLO）工艺不断提升，公司积极推进在汽车智能投射等领域的产品应用；2）功率半导体领域，整合以色列VisIC的氮化镓技术，布局车用高功率模块，把握新能源汽车电驱系统升级机遇；3）在马来西亚投建生产基地，贴近海外客户需求，增强供应链韧性。2025 年Q1公司研发投入0.33亿元，同比+11.33%，占营业收入比例为11.42%，技术护城河持续加固。