1. 产业源起与底层物理奠基

硅光子（Silicon Photonics）技术的核心逻辑，在于利用成熟的互补金属氧化物半导体（CMOS）制造工艺，在硅基底上实现光电信号的异构集成，从而以极低的边际成本实现高集成度光子器件的大规模量产。这一构想的物理基础可追溯至20世纪80年代末及90年代初Soref与Bennett等人的开创性研究。早期光通信器件主要依赖基于III-V族化合物（如磷化铟InP、砷化镓GaAs）的分立元件，其制造成本高昂且难以实现超大规模集成。传统的二氧化硅基技术通过在掺杂磷或锗的二氧化硅层或氮氧化硅（SiON）层中形成波导，但其光学限制能力有限。绝缘体上硅（SOI）平台凭借硅与二氧化硅之间巨大的折射率差，为光子提供了优异的波导限制能力，由此确立了硅光子技术的标准底座。

进入21世纪初至2010年代，硅光技术在无源器件及部分有源器件上取得了实质性突破。拉曼硅激光器、中红外硅光源、锗硅（Ge-on-Si）超快光电探测器等关键组件的问世，初步验证了硅基平台异构集成的可行性。2006年，Luxtera率先在130纳米节点SOI CMOS工艺上实现光子器件集成，标志着硅光技术正式从实验室迈向数据中心光互连（Datacom）的商业化应用。

2. 算力网络重构与光互连市场爆发

当前（2026年），人工智能训练集群对东西向数据流量的极大消耗，彻底重塑了全球光通信产业的增长曲线。全球数据中心网络流量已突破每年400 EB（Exa-byte），物理层互连技术正面临不可逾越的“铜线墙”（Copper Wall）瓶颈。

2.1 物理极限与能耗危机

在传统的电子架构中，服务器内部及机架间的通信主要依赖铜芯PCB走线与无源铜缆。然而，随着单通道数据速率在NVLink 6及新一代以太网协议中攀升至224 Gbps乃至更高，高频信号的集肤效应、介质损耗与串扰导致无源铜缆的有效传输距离骤降至1米以内。若采用数字信号处理器（DSP）进行电信号中继与补偿，系统的整体功耗与延迟将成倍增加。

目前，基于传统可插拔封装的光模块能耗约为15至20 pJ/bit。在单机柜功耗突破100kW的高密度AI数据中心中，电互连带来的热耗散已成为制约算力扩展的绝对短板。光子互连凭借单模光纤每公里极低的传输损耗以及波分复用（WDM）带来的超高并行带宽，成为突破该物理限制的必然选择。

2.2 核心市场规模与结构性演进

2026年被业界定义为1.6T高速光互连的全面商用元年，产业进入了高速成长期。AI云服务提供商（如Google、Microsoft、Meta）及系统集成商（如NVIDIA）的大规模资本开支，直接推动了光模块规格的代际更迭与硅光渗透率的跃升。

在出货量结构上，800G及以上速率光模块的占比从2024年的19.5%跃升至2026年的60%以上。硅光技术在整体光互连中的渗透率正从2025年的29%快速向2028年的60%演进。这一渗透率的加速提升不仅源于技术成熟，更受到传统电吸收调制激光器（EML）供应链产能不足的强烈催化。由于头部芯片厂商产能有限且制造工艺复杂，EML芯片面临严重短缺，迫使系统厂商加速转向“连续波（CW）激光器+硅光调制器”的替代架构。

3. 封装架构演进：从可插拔到光电共封装（CPO）

在AI芯片边缘算力密度飙升的背景下，前面板可插拔光模块正逐渐向近封装光学（NPO）和光电共封装（CPO）演进。CPO通过将光学引擎（Optical Engine）直接与交换芯片（ASIC）或GPU封装在同一基板上，彻底缩短了电信号传输距离，不仅降低了寄生电容和高频损耗，更使得互连能耗从传统模块的20 pJ/bit大幅下降至目标值的5 pJ/bit以内。

3.1 3D异构集成的工程实践

全球领先的晶圆代工厂正在主导CPO封装规则的制定。台积电（TSMC）推出的COUPE（Compact Universal Photonic Engine）平台是业界3D光电集成的标杆。其核心技术SoIC-X采用无凸块混合键合（Bumpless Hybrid Bonding）工艺，在室温下直接实现电子芯片（EIC）与光子集成电路（PIC）的氧化物分子级贴合，随后通过退火实现铜-铜连接。这种键合方式将互连间距缩小至微米级，相较于传统的40-50微米微凸块（Microbump），极大降低了寄生电容与热阻。COUPE平台在1.6T及以上速率下，实现了单模硅波导0.67 dB/cm及硅氮化物波导0.21 dB/cm的极低损耗，成为NVIDIA Spectrum-X及Quantum-X网络平台的核心底座。

同步推进的还有Intel的光计算互连（Optical Compute Interconnect, OCI）芯粒。依托其先进的玻璃基板技术，Intel OCI芯粒实现了双向4 Tbps的高密度数据吞吐量，且能耗低于5 pJ/bit，传输距离达百米级别。

此外，为应对DSP芯片带来的高功耗问题，线性驱动可插拔光学（LPO）与线性接收光学（LRO）作为一种并行方案，在2026年获得广泛部署。LPO移除了模块发射端和接收端的DSP，直接由交换机或GPU内的SerDes驱动光组件，以轻量级架构实现了显著的功耗降低，填补了完全过渡到CPO之前的市场空缺。

3.2 晶圆代工生态的战略扩张

在技术向高密度封装演进的进程中，纯晶圆代工厂（Pure-play Foundry）正加速吸纳硅光产能。GlobalFoundries（GF）于2025年收购了位于新加坡的先进微型代工厂（AMF），将其特种硅光、薄膜铌酸锂及聚合物调制技术整合至GF的200mm及300mm大硅片产线，打通了从原型设计到规模量产的制造瓶颈。联电（UMC）亦在新加坡Fab 12i产线正式启动12英寸硅光晶圆量产，通过授权imec的iSiPP300技术，与自身SOI晶圆处理能力相结合，直接切入200G/lane的底层代工市场。

宏观层面上，2025年美国针对半导体组件实施的新一轮10%至25%关税政策，显著增加了光模块供应链的采购成本。这一地缘政治因素倒逼产业链加速向东南亚重组，并促使Tier-1设备商深化与晶圆厂的长期供货协议（LTA），确保关键硅光晶圆及III-V材料的供应安全。中国头部光模块厂商（如中际旭创、新易盛）则通过大幅提升硅光芯片自给率（部分产品自给率已突破90%）及部署IDM垂直整合模式，构筑了深厚的成本与良率护城河。

4. 规模化量产面临的物理与工程壁垒

尽管硅光子芯片具备高密度与低成本潜力，但其大规模商业化仍受到多重物理机制的严苛约束。

4.1 间接带隙限制与外部光源架构

硅作为间接带隙半导体，其辐射复合效率极低，无法在芯片内部自主发光或实现光信号放大。因此，任何有源硅光模块均在结构上绝对依赖基于GaAs/AlGaAs或InP/InGaAsP的III-V族化合物作为光源。在向CPO架构演进的过程中，这一“异构发光”问题被放大。为避免CPO内部ASIC/GPU产生的高达数百瓦的热量对激光器寿命造成不可逆损耗，业界广泛采用了外部激光源（External Laser Source, ELS）架构。

符合CW-WDM MSA标准规范的ELSFP模块被独立部署于设备前面板，通过保偏光纤将连续波提供给内部的硅光引擎。为了在缩减通道间距的同时提升光谱稳定性，基于微环谐振器或布拉格光栅结构的硅基光频梳（Optical Frequency Comb）技术逐渐成熟。光频梳只需单一控制节点即可产生数十个相位一致、频率锁定的高功率波长输出，彻底解决了离散激光器阵列在大规模扩容时的波长漂移与同步难题。

4.2 极限热管理与可靠性危机

CPO模块的封装环境比传统可插拔模块恶劣数倍。电子集成电路（EIC）的高能耗使得整个封装体存在巨大的温度梯度。异构集成中的III-V族材料极其脆弱：当外壳温度（Tc）超过85°C或结温（Tj）超过100°C时，非辐射复合现象将加剧，激光器阈值电流陡增，引发器件提前老化甚至晶面突发性失效。此外，硅与III-V族材料之间的热膨胀系数（CTE）差异，在热循环中会产生极大的界面应力，直接威胁混合键合层的长期可靠性。

4.3 晶圆级光学测试吞吐量瓶颈

硅光芯片在制造过程中需要跨越电学与光学双重测试。与电学测试的“即插即用”不同，光纤与芯片边缘（或光栅）的对准需要亚微米级的机械位移精度，耗时极长，严重拖慢了产线吞吐量。同时，光信号在硅光波导中的损耗具有“隐蔽性”。一旦出现信号衰减，工程师难以在不破坏封装的前提下，准确定位损耗是源于微环调制器、波导弯折还是键合界面。若缺陷在芯片完成3D混合键合后才暴露，不仅光学引擎报废，与之封装在一起的昂贵GPU也会一同沦为废品，造成极其高昂的沉没成本。

4.4 边缘带宽密度错配

当前AI算力芯粒（采用UCIe等标准）的边缘通信电带宽密度已达到 3 Tbps/mm。然而，受限于光纤阵列单元（FAU）的物理尺寸及光学耦合器件的体积，当前最先进的CPO光互连边缘带宽密度仅约为 0.5 Tbps/mm。这一高达6倍的物理空间错配，要求未来PIC设计必须在波分复用及空间复用架构上取得突破，以进一步缩小光子电路的平面占地面积。

5. 调制器材料范式跃迁：薄膜铌酸锂（TFLN）

传统的纯硅调制器依赖于自由载流子色散（FCD）效应改变折射率。该效应本质上是一种等离子体色散，存在本征的响应时间限制与非线性吸收问题。在单通道速率向200 Gbps及以上演进时，硅调制器的电光带宽通常在50 GHz至60 GHz处遭遇硬性天花板，且伴有严重的幅相耦合（啁啾）失真。

为了打破这一物理极值，薄膜铌酸锂（TFLN）材料正迅速成为硅光异构集成的核心演进方向。铌酸锂具备极强的线性电光效应（Pockels效应），无需注入载流子即可瞬间改变折射率。

通过低温直接键合技术，业界（如Lightium等企业）已成功将未经刻蚀的超薄铌酸锂薄膜贴合于硅或氮化硅光子电路上，光信号在底层硅波导与上层TFLN之间以混合模式传输。这种设计不仅规避了铌酸锂难以干法刻蚀的工艺痼疾，更在性能上实现了全面超越。

采用周期性电容加载行波电极（CL-TWEs）和厚二氧化硅缓冲层的最新TFLN马赫-曾德尔调制器（MZM），在完美实现微波与光波速度匹配的同时，取得了突破性参数：电光带宽超过67 GHz（滚降仅为1.3 dB，极限带宽超100 GHz），半波电压长度积（）低至1.25 V·cm至2.2 V·cm，光纤到光纤总损耗不足4 dB，消光比超30 dB。TFLN的引入使得光引擎能够在不牺牲光功率的前提下，以极低的驱动电压实现极高阶的调制格式（如高波特率PAM-4/PAM-8）。

6. 硅光子技术的跨界溢出与颠覆性应用

硅光技术的高集成度使其应用场景正在快速突破数据中心的边界，向自动驾驶、消费医疗及前沿计算域实现技术溢出。

6.1 固态FMCW激光雷达（LiDAR）

自动驾驶领域对环境感知的要求正在重塑车载传感器市场。2025年全球车载LiDAR市场约为30亿美元，预计到2035年将以24.1%的复合年增长率飙升至257亿美元。

传统的机械式和飞行时间（ToF）激光雷达面临寿命短、易受环境光干扰等缺陷。硅光技术使得调频连续波（FMCW）激光雷达的纯固态集成成为可能。FMCW技术能够利用多普勒效应同时捕获目标物体的绝对距离与瞬时速度，并天然免疫其他车辆光源的干扰。Mobileye、Hesai等厂商正在加速将FMCW所需的微型激光器、探测器和光波导单片集成于硅光芯片上。这不仅消除了昂贵的机械扫描部件，还将高端LiDAR系统的单车成本下探至200美元区间，加速了L2+及L3级别自动驾驶在乘用车市场的放量。

6.2 消费级无创生物传感

穿戴式医疗设备正在经历从体征监测向分子级生化检测的跨越。2026年，个人健康穿戴市场（如Apple Watch Series 11等终端设备）全面向无创连续血糖监测（CGM）发起冲击。

依靠硅光子电路和硅基光谱学，微型设备能够向皮下发射相干激光束或特定波长的近红外光（NIR），通过分析反射光谱中微弱的特征吸收峰，直接测定间质液中的葡萄糖浓度。辅以QuantumOp等公司推出的微型拉曼光谱仪技术，硅光可穿戴设备已具备无创检测乳酸、皮质醇等复杂生物标志物的能力。结合Dexcom等企业部署的基于大模型的AI时间序列预测算法，硅光传感器正将消费电子转化为临床级的疾病预防前哨。

6.3 全光计算（Optical Computing）与光量子信息

光子不带电荷、无静电阻抗，且支持高密度波分复用，这使其成为执行特定数学运算的终极介质。在光学神经网络（ONN）领域，硅光技术正在物理层面上重构计算逻辑。

例如，算力硬件初创公司Lightmatter开发的Envise全光AI加速器，利用硅光子电路精准控制512束光信号穿过超过20万个微型光学组件。光束的干涉、衍射和相移过程，在物理上等效于执行复杂的线性代数变换（如矩阵乘法）。整个运算过程以光速完成，不存在晶体管电容充放电带来的发热与延迟，彻底绕过了冯·诺依曼架构的能耗墙。

同时，在量子计算领域，光子具备室温运行与极低退相干时间的优势。硅光技术能够利用标准CMOS平台大规模制造干涉仪和纠缠态光源发生器。PsiQuantum和Xanadu等企业正基于硅光平台，全力冲刺百万物理量子比特的容错量子计算机商业化落地。

7. 产业总结与长期演进规律

梳理硅光子技术的过去、现在与未来，产业的发展始终遵循着“电学受限——光学替补——光电深度异构”的演进规律。

短期内，AI集群的极致带宽需求是硅光产业唯一的增长极。1.6T至3.2T速率的演进，已彻底确立了硅光子结合连续波光源在短距与中距互连中的霸主地位，传统III-V族分立方案的市场份额将被加速蚕食。中期来看，封装形态的革命不可逆转。随着热管理技术与2.5D/3D混合键合工艺的成熟，可插拔模块将逐步退居网络边缘，CPO与光计算互连（OCI）将下沉至系统内部，成为算力芯片的标配I/O接口。

长期视阈下，材料科学的突破决定了行业的物理上限。纯硅平台将在无源波导与低速调制中保持成本优势，而薄膜铌酸锂（TFLN）及其他极化聚合物材料，将以“异构芯粒”的形态无缝接入硅光生态，支撑超百千兆赫兹的极限电光调制。最终，随着光刻、蚀刻与测试设备针对光学微结构的全面适应，硅光子技术不仅将彻底消解数字世界的传输瓶颈，更将在光学AI加速与量子计算维度，开启非电子计算的崭新纪元。