点击右上方“器件探秘”→点击关注→点击右上角“...”→设为星标⭐文章最下方可留言
一、韬定律V2的核心突破
二、V2到底更新了什么？从"画饼"到"烙饼"
三、MLCC的"春天"：为什么逻辑折叠越激进，电容越吃香？
四、数字不会说谎：算一笔MLCC的"经济账"
五、几个值得琢磨的问题
行业观察--华为韬定律V2对MLCC需求的深层影响
2026-07-06 09:02
行业观察--华为韬定律V2对MLCC需求的深层影响韬定律V2看得人热血沸腾。看到漂亮数字先不急着鼓掌，得先拿放大镜照照。毕竟，芯片这行当，差之毫厘，谬以千里，一个数字错了，整盘棋的落子就全歪了。 • 功耗降41%：这是V2论文里白纸黑字的实测。麒麟2026在等性能目标下，归一化功耗干到了0.59，供电电压从1.1V压到0.9V。相当于同样跑分，电费直接打六折，这账算得过来。 • 晶体管密度238 MTr/mm²：没错，从155跳到238，增幅53.5%，华为自己说这一步跨过了原本需要三年几何缩微才能走完的路。 • Hi-ONE光互联8Tb/s：V1就公布了，单模块8Tb/s，把SerDes传输距离从100cm压缩到5cm，同时把传输距离从1米延伸到100米。 • "芯片面积"：V2论文里写的是数据路径占用面积减少55%，整体芯片的归一化功率密度下降约5.6%。 • "3D堆叠键合间距"：V2给出的实测数据是混合键合间距1.5μm，对准精度低于0.5μm。 图1：3D封装 vs 逻辑折叠（来源：超维界） 5月25日V1发布的时候，圈里有人鼓掌，也有人撇嘴——"又是PPT造芯？"一个月后，7月3日，何庭波团队直接在ChinaXiv甩出V2版本，态度很明确：不玩虚的，上实测数据。 V2三大升级，用咱们工程师的话说，就是从"可行性报告"变成了"施工蓝图"： 第一，理论体系完整化。原来V1像是一份项目建议书，V2直接扩充成8章完整论文，新增了τ分层时空模型、LogicFolding架构图、键合界面实物剖面、Unified Bus互连架构、Hi-ONE光引擎示意图。说白了，以前告诉你"我要盖楼"，现在把钢筋水泥的配比都摊给你看。 第二，量产实测数据首次公开。麒麟2026和基准芯片麒麟9030 Pro的对比表直接摆出来：电压、频率、归一化功耗、面积、功率密度，一样不少。这是拿真金白银流片验证过的，不是仿真器里跑出来的理想曲线。 第三，细化了全场景演进路线。移动端明确了TSV从顶层金属下移至M6层（能释放30%高层布线资源），从两层向三层、四层多有源层堆叠演进；AI端明确了昇腾990在2030年前后引入逻辑折叠。 最让业内人坐不住的是V2里提出的"齿比"（Gear Ratio）概念。以前3D堆叠像搭积木——CPU放一层、GPU放一层、RAM再放一层，各层之间按功能模块硬分。V2说，当混合键合间距逼近顶层金属布线尺寸时，设计空间可以从"宏块级离散优化"转向"单元级连续优化"。以前是按房间分楼层，现在是按电路单元甚至按信号路径来重新排布三维空间。这就不再是简单的物理堆叠，而是逻辑层面的拓扑重构。 打个比方，传统芯片是城中村的一排平房，每家每户出门都得走同一条巷子，早晚高峰堵死。摩尔定律的做法是不断把房子缩小，巷子缩窄，让整体占地更小。韬定律的做法是——既然巷子已经窄到不能再窄，那就干脆盖成多层公寓，在楼里修垂直电梯，把原来横向绕远路的关键路径直接"折叠"成上下直达。房子没变小，但通勤时间腰斩。 图2：AMD 3D V-Cache混合键合技术（来源：semianalysis） 现在进入正题：这一切跟MLCC有什么关系？ 关系大了。如果把芯片比作一座城市，MLCC就是遍布全城的微型蓄水池——电压波动时快速充放电，保证每个街区（芯片模块）不停电。城市越繁华、楼层越高、电梯越快，对蓄水池的密度和响应速度要求就越高。 逻辑折叠对MLCC的需求拉动，藏在四个细节里： 第一，晶体管密度暴增53.5%，但面积没同比扩大，功率密度反而更集中了。 麒麟2026的晶体管从155 MTr/mm²飙到238 MTr/mm²，数据路径面积还减少了55%。这意味着什么？意味着单位面积里的"用电大户"更密集了。就像把原来分散在城郊的工厂全塞进CBD，电网压力瞬间爆炸。去耦电容必须跟着加密，否则电源完整性（PI）直接崩盘。 第二，功耗降了41%，但对电源质量的要求反而更高。 很多人误以为功耗降低=电源要求降低，这是外行话。0.9V的低电压供电，噪声容限比1.1V时代更窄，一点点电压跌落都可能让时序违约。再加上频率拉到3.1GHz，瞬态电流变化更快，MLCC的ESR（等效串联电阻）和ESL（等效串联电感）必须压得更低。高频低ESR的MLCC，从"可选件"变成了"必选项"。 第三，3D堆叠的垂直供电，是MLCC的噩梦也是福音。 逻辑折叠把电路折成两层、三层甚至未来四层，每一层都需要独立供电和去耦。传统2D芯片的电源 delivery network（PDN）像一张平面电网，3D芯片的PDN像立体电网，每一层都要有自己的"变电站"和"稳压器"。TSV（硅通孔）虽然能传信号和电源，但寄生参数复杂，层间耦合噪声更大，每一层有源层周边都得堆满MLCC做局部去耦。 第四，Hi-ONE光引擎8Tb/s，光模块用量暴增，MLCC跟着"鸡犬升天"。 V2论文里，Hi-ONE是系统级τ缩减的关键拼图。单模块8Tb/s的带宽，意味着超节点内部的光互联密度大幅提升。华为昇腾960超级节点计划导入Hi-ONE实现全光互联，而光模块速率从800G向1.6T、3.2T迭代，单模块MLCC用量从400-500颗向1000颗以上迈进。 更关键的是，这些MLCC不是普通货色。光模块里的电容需要高Q值、超低ESR、高频低损耗，因为高速信号完整性容不得半点电源噪声。800G/1.6T光模块对射频微波MLCC的需求是刚性的，国产能批量供货的目前只有达利凯普等极少数厂商，直接对标村田、ATC。 图3：AI服务器GPU模块与MLCC布局（来源：三星电机） 咱们把计算器掏出来，按一遍： AI服务器端： • 传统服务器单机柜MLCC用量：数万颗 • GB300单机柜：约44万颗，价值量约1.53万美元（折合人民币约11万元） • 下一代Rubin Ultra NVL576：单机柜可能达到430万颗，价值量约4万美元 • 从H100到Rubin Ultra，MLCC单机柜价值量增长超过十倍 光模块端： • 400G：约200-300颗/模块• 800G：约400-500颗/模块 • 1.6T：约800-1000颗/模块 • 3.2T：1200颗以上/模块 这意味着，光模块每升级一代，MLCC用量翻倍。而韬定律V2推动的Hi-ONE光引擎普及，会让光模块在超节点架构中的用量比传统铜互联时代多出一个数量级。 更隐秘的逻辑在于：国产替代窗口正在同步扩大。 2024年全球MLCC市场前五名合计占77.3%，村田一家就占31.8%，中国大陆企业占比不到6%，高端市场几乎被日韩垄断。但地缘政治和供应链安全倒逼下，华为等国产算力链正在加速导入国产MLCC。AI服务器用的高端MLCC（0603 107、0402 226、0805 100μF等规格）技术壁垒极高，能做小尺寸高容、耐高温、低ESR的国产厂商，正站在一个十年一遇的窗口期。 图4：MLCC实物与超级电容对比（来源：新浪新闻） 文章写到这，按惯例该提炼几个思考要点，供同道中人睡前琢磨： 思考要点一：逻辑折叠的"齿比"概念，本质上是把封装工艺从"制造约束"变成了"设计自由度"。当键合间距逼近顶层金属尺寸，3D优化的粒度从模块级下沉到单元级，这意味着EDA工具、热管理、电源网络设计必须全栈重写。国产EDA能不能跟上，是比芯片本身更底层的焦虑。 思考要点二：功耗降41%≠发热降41%。功率密度只降了5.6%，说明单位面积里的热量更集中了。3D堆叠的散热是业界公认的"工程地狱"，如果热耗散跟不上，频率红利会被热降频吃掉。MLCC在耐高温（X6S/X7R甚至X7S）规格上的需求，会跟着热设计一起水涨船高。 思考要点三：光模块MLCC的国产替代，是"卡脖子"链条里最隐蔽的一环。光芯片、DSP、光引擎大家都盯着，但高频MLCC这种"小东西"一旦被断供，光模块照样无法量产。国产厂商在射频微波MLCC上的突破，战略价值被严重低估。 思考要点四：韬定律不是"弯道超车"，是"换道赛车"。它不争EUV光刻机的物理极限，而是用系统架构创新在成熟制程上挖掘潜力。这种思路对MLCC产业的意义在于——不需要等国产光刻机突破，现在就能在先进封装和被动元件上把生态跑起来。 图5：3D系统集成技术——内存墙与电源墙（来源：IMEC/SEMI） 韬定律V2用实测数据证明，逻辑折叠不是概念炒作，而是能在固定工艺节点上兑现53.5%密度提升和41%能效增益的工程现实。这一路径越深入，3D堆叠对电源完整性的要求越苛刻，光互联对高频MLCC的依赖越强烈。国产MLCC正从"可有可无"走向"战略必需"，窗口期已开，只看谁能把产能和良率跑通。芯片的仗，从来不止在晶圆厂打。